Startseite > Halbleiter > Analog- / Mixed-Signal > Wandeln und sparen #####

Wandeln und sparen #####

25. Oktober 2007, 10:48 Uhr | Koen Snoeckx, Dr. Jan Craninckx und Dr. Geert van der Plas

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Wandeln und sparen

Prozess	90 nm CMOS, IP5M Cu-Metal
Eingangsbereich	200 mV_ptp,diff
DNL	<0,2 LSB
INL	<0,15 LSB
ENOB bei DC	3,7 Bit
Eingangskapazität	70 fF
SNDR bei der Nyquistfrequenz	23,8 dB
Samplingrate	1,25 GSample/s
ERBW	3,3 GHz
Latenz	1 Taktzyklus
Versorgungsspanung	1,2 V
Leistung	2,5 mW
Fläche	300 µm x 110 µm
Tabelle 1. Der Flash-A/D-Wandler auf einen Blick (DNL = Differenzielle Nichtlinearität, INL = Integrale Nichtlinearität, SNDR = Signal to Noise and Distortion Ratio, ERBW = Effective Resolution Bandwidth, Fläche = Fläche ohne Entkopplungsschaltkreise)

Sukzessive Approximation

Ein weiteres Feld, in dem es wesentliche Fortschritte zu berichten gibt, sind A/DWandler für Software-defined Radios. Auf der diesjährigen ISSCC präsentierte IMEC nach eigenen Angaben das erste echte Frontend- IC für Software-defined Radios. Er lässt sich in weiten Bereichen für alle gegenwärtigen und vermutlich zukünftigen Standards zwischen 174 MHz und 6 GHz programmieren. Er eignet sich damit für gegenwärtige Multistandard-Radios mit ihrer begrenzten Flexibilität auf zwei oder drei Standard- Moden. Multistandard-Flexibilität heißt Unterstützung von weiten HF-Bereichen, Kanalbandbreiten und Dynamikbereichen.

Für den A/D-Wandler heißt das: Er muss skalierbar sein bezüglich Bitbreite und Abtastrate. Zugleich ist niedrige Verlustleistung von äußerster Wichtigkeit für die nächste Generation von Handheld- und Batteriegeräten. SAR-A/D-Wandler sind für diese Anforderungen eine sinnvolle Wahl. Sie sind vor allem wegen ihrer geringen Schaltungskomplexität beliebt. In der einfachsten SAR-ADC-Konfiguration wird das Eingangssignal mit einer Referenzspannung (V_ref) verglichen, die durch Spannungsteilung in einem geeignet geschalteten, binär abgestuften Kapazitäts-Array entsteht. Im Hinblick auf die Algorithmen benötigt man einen Schritt zum Abtasten des Eingangssignals und einen Schritt pro gewünschtem Ausgangsbit, wobei dieses Eingangssignal mit einem bestimmten, aus der Referenzspannung abgeleiteten Schwellenwert verglichen wird.