Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil

11. März 2009, 10:35 Uhr | Alison Steer

Fortsetzung des Artikels von Teil 5

Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil

Die Übertragung eines gefilterten sinusförmigen Takts auf einer Backplane, der beim Empfang keiner Bandbegrenzung unterzogen wird, leitet das gesamte unterwegs aufgefangene Out-of-Band-Rauschen an den A/D-Wandler weiter. Unter Rauschen werden hier Störbeeinflussungen verstanden, also digitale Störungen und nicht das thermische Rauschen. Wird der Takt verstärkt, darf der verwendete Verstärker keinesfalls in den nichtlinearen Bereich ausgesteuert werden, denn sonst werden diese außerhalb des Bandes liegenden Komponenten auf niedrigere Frequenzen möglicherweise nahe der Grundfrequenz zurückgefaltet und können dort nicht mehr entfernt werden. Dies wird häufig übersehen, wenn PECL-Repeater, CMOS-PECL-Umsetzer, Hysterese-Komponenten, Komparatoren oder andere Arten von Begrenzern zum Aufbereiten des Signals benutzt werden. Die Aufbereitung eines verrauschten Takts lässt Mischprodukte entstehen, und ein Filtern an dieser Stelle kommt eindeutig zu spät. Eine Verstärkung des Signals ist gelegentlich erforderlich, um die Anforderungen des Taktempfängers zu erfüllen. HF-Verstärker kommen hierfür in Frage. Man kann jedoch ebenso Übertrager mit einem Windungsverhältnis von 1:4 oder mehr einsetzen oder mit einem Bandpassfilter eine Impedanzwandlung vornehmen. Auf jeden Fall muss das Signal sauber sein, bevor man es aufbereitet.

Führt man ein einwandfreies Taktsignal einem FPGA zu, um hinsichtlich des Teilerverhältnisses ein gewisses Maß an Flexibilität zu haben, und leitet man es anschließend einem Takt-Repeater zu, der im Prinzip einem Begrenzungsverstärker entspricht, so werden die Verluste manifestiert, weil die im FPGA eingestreuten Störkomponenten auf niedrigere Frequenzen verlagert werden. Ein Begrenzungsverstärker verhält sich in dieser Hinsicht wie ein Mischer. Jegliche Störkomponenten in einer bestimmten Entfernung von den Oberschwingungen der Grundfrequenz erscheinen mit dem gleichen Versatz zu den Schwingungen des Eingangsspektrums.

Wenn sich die Übersprech-Mechanismen, die Ground-Bounce-Effekte (die chipinterne Anhebung des Massepegels) und das Stromversorgungs-Rauschen im FPGA hauptsächlich auf hohe Frequenzen beschränken, kann es sinnvoll sein, dem FPGA ein Tiefpassfilter folgen zu lassen, bevor sich der Takt-Repeater anschließt. Riskant ist dieses Verfahren dennoch. Wenn man das FPGA später wechselt, um ein anderes Ausgangsspektrum an anderen I/Os zu erhalten, kann man nämlich eine Überraschung erleben. Wird das FPGA dagegen genutzt, um einen programmierbaren Taktteiler oder eine Möglichkeit zum Tasten des Takts zu erhalten, kann man – hinreichende Sorgfalt vorausgesetzt – gute Ergebnisse erzielen, sofern der Takt mit einem D-Flipflop, das vom ursprünglichen Takt angesteuert wird, einem Retiming unterzogen wird.

Dies leitet zur Beschreibung einer Reihe subtilerer Arten über, auf die der Takt beeinträchtigt werden kann.

Nutzt man Takt-Management-Bausteine zum Ansteuern mehrerer Lasten, können problematische Verbraucher auf den Taktpfad des A/D-Wandlers zurückwirken. Wird mit einem der Ausgänge eines Taktverteilers ein FPGA angesteuert, das eigenständige oder subharmonische Ausgangssignale erzeugt, als deren Folge es zu Ground-Bounce-Effekten auf seinem Substrat kommt, so kann ein Teil davon in den Taktverteiler reflektiert werden. Handelt es sich hierbei um einen differenziellen Takt (z.B. LVPECL), würden sich die reflektierten Störkomponenten zum großen Teil als Gleichtaktsignale äußern. Allerdings könnten Asymmetrien im Takt-Signalweg zwischen dem störenden Bauteil und dem A/D-Wandler die Gleichtaktunterdrückung des A/D-Wandlers oder des Repeaters beeinträchtigen.


  1. Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil
  2. Literatur
  3. Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil
  4. Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil
  5. Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil
  6. Hochgeschwindigkeits-A/D-Wandler optimal ausnutzen – 2. Teil