Die Möglichkeiten des Systems nehmen jedoch dramatisch zu, wenn die Abstraktionsebenen in den Embedded Hardware IP-Komponenten selbst implementiert werden. So können z.B. durch IP-Teile aus der Bibliothek mit dem Wishbone OpenBUS Standard die Schnittstellen zwischen Prozessoren, Speicher und Peripherie »normalisiert« werden. Diese vereinfachen Bus Interconnection-Systeme soweit, dass die Low-Level Hardwarearchitektur vom System gehandhabt werden kann, und nicht vom Designer.
Mit diesem Ansatz können auch Hardware Interface Cores auf Bibliotheksbasis eingeführt werden, die vordefinierte Prozessoren und Peripherie »umschließen«, und so eine Isolationsschicht zwischen der existierenden Schnittstelle und einem Hardware Wishbone-Bus bilden. Durch diese konfigurierbaren Hardware Interface Cores können IP-Blöcke von externen Anbietern ganz einfach in ein Design eingefügt und dann nach Belieben geändert werden. Der Wechsel zu einem anderen Prozessor IP-Block wirkt sich nur minimal auf die benachbarte Hardware aus. Wenn Compiler-Toolketten für die unterstützten Prozessoren dahinterstehen, kann die Embedded Software intakt bleiben. Auch hier kümmert sich das System um die Hardwarekomplexität. Der Designer kann sich voll darauf konzentrieren, die Funktionalität des Designs über die High-Level Designschnittstellen zu implementieren.