Leiterplattenfertigung
Zuverlässigkeit von HDI-Leiterplatten erhöhen
Fortsetzung des Artikels von Teil 1
Kupfer rein!
Diese haben einzig und allein den Zweck die Zuverlässigkeit der Bestückung bei komplexen HDI-Schaltungen zu erhöhen. Um solch umständliche Konstrukte zu vermeiden, kann es sinnvoll sein, Microvias aufzufüllen, sodass dichtere Layouts möglich werden.
Bei den Fanout-Designs ist es nötig, von der eigentlichen Bohrung seitlich Pads herauszuführen, um eine sichere Kontaktierung zu gewährleisten. Diese zusätzlichen Pads verbrauchen wertvollen Platz. Bei gefüllten Vias können diese Zusatzpads entfallen. Und auf den ebenen Oberflächen dieser Pads ist dann Platz für zusätzliche Bauelemente. Sind die Laserbohrungen beziehungsweise Microvias mit Kupfer gefüllt, können sie ohne Gefahr von Voids in den Lötstellen bestückt werden. Daraus ergeben sich folgende Vorteile für den Layouter, der weitere Handlungsoptionen erhält:
- Die Restringe vergrößern und das Design vereinfachen:
Vergrößerte Pads und Restringe führen zu einer höheren Ausbeute (Yield) in der Leiterplattenherstellung und auch bei der Bestückung. Die Folge eines besseren Yields sind vor allem geringere Gesamtkosten, die so genannten »Total Cost of Ownership«. Eine höhere Ausbeute führt auch zu einer besseren Versorgung entlang der Lieferkette, da sich ungeplante Ausfälle vermeiden lassen.
Jobangebote+ passend zum Thema
- Das Durchführen von einzelnen Leiterbahnen durch ein BGA-Feld wird einfacher, da mehr Platz zur Verfügung steht.
- Platzgewinn durch das Entfallen der Fanout-Pads für die Microvias. Dadurch lässt sich der Pitch weiter verkleinern (Bild 2).
- Die Schaltung ist für zukünftige und kleinere Anschlussgeometrien geeignet.
- Bessere Wärmeleitung.
- Niederimpedante Anbindung, was besonders für Hochfrequenzentwickler interessant ist.
- Die Mindestschichtdicke in den Microvias ist immer sicher erfüllt.
- Der Platzverbrauch von gefüllten gestapelten Vias ist deutlich geringer als bei »hohlen« Stacked-Vias:
Die Lochdurchmesser sind geringer (120 μm gegenüber 180 μm). Bei den heute oft eingesetzten Staggered-Vias ist die Platzeinsparung noch größer. Weiterhin ist der so genannte Dimple, also die Unebenheit des Kupfers über dem gefüllten Via, recht klein. Intel gibt etwa 25,4 μm vor, es lassen sich Größen von 7 μm erreichen. Um solche Ergebnisse zuverlässig zu erreichen, ist eine stabile, robuste Prozesstechnik erforderlich. Dabei hat sich einiges getan. So gehören die Schwächen früherer Elektrolyten etwa der Vergangenheit an. Sie konnten nur Microvias füllen, während die Durchgangsbohrungen einen zweiten Arbeitsgang erforderten. In der modernen Produktion, beispielsweise bei Schweizer, werden die CNC-gebohrten Löcher in einem Arbeitsgang mit 25 μm Kupfer plattiert und die Microvias gleichzeitig mit Kupfer gefüllt. (mc)
Lesen Sie mehr zum Thema
