Systems on Chip
Mehr Rechenpower, weniger Leistungsaufnahme
Fortsetzung des Artikels von Teil 1
„Design for Power“ als wichtiges Entwicklungsziel
Neben der Verdopplung der Performance ging es bei der Entwicklung von Renesas neuer, zweiter Generation der Applikationsprozessor-Familie für automobile Anwendungen „R-Car“ daher vor allem um eine möglichst geringe Leistungsaufnahme. „Design for Power“ lautet hier das Stichwort. Das Verbinden beider durchaus gegenläufiger Ziele erforderte unterschiedliche Optimierungsstrategien.
Um die Performance-Ziele zu erreichen, wurden die R-Car-Produkte im aktuellen 28-nm-Prozess entwickelt. Dieser Prozess ermöglicht die Integration von etwa doppelt so vielen Transistoren auf der gleichen Chipfläche gegenüber der 40-nm-Technologie. Trotz der Strukturbreitenverkleinerung konnten die Leckströme beibehalten werden und die dynamischen Verluste pro Transistor um ca. 20 Prozent gesenkt werden.
Jobangebote+ passend zum Thema
Die hohe Rechenleistung von über 25.000 Dhrystone-MIPS war nur möglich durch die Integration eines ARM-Cortex-A15-Quad-Core mit 1,4 GHz. Diesem Quad-Core steht ein weiterer Cortex-A7-Quad-Core mit fast 800 MHz zur Seite, der für die Software nahezu transparent die Aufgaben des großen Bruders übernimmt, wenn mal nicht so viel zu tun ist. Alternativ können auch alle acht Prozessoren parallel arbeiten. Dieses von ARM Big.LITTLE genannte Konzept ermöglicht es, die großen A15-Cores komplett stromlos zu schalten und damit deren Leckströme auf Null zu reduzieren. Renesas hat im R-Car dieses Konzept noch weiter verfeinert und ermöglicht die getrennte Kontrolle von bis zu zwölf Spannungs-Domains (Bild 1).
Auch kann die maximale Taktrate jeder dieser Spannungs-Domains dynamisch an die Erfordernisse angepasst werden. Es ist denkbar, im Falle einer geringen Systemaktivität nur einen einzigen A7-Core bei nochmals reduzierter Taktrate zu betreiben und alle anderen sieben Prozessoren inklusive der Caches stromlos zu schalten.
Spezielle Hardware-Beschleuniger verbessern die Energiebilanz
Trotz der hohen Rechenleistung der CPU-Kerne gibt es Aufgaben, die so nicht zufriedenstellend gelöst werden können. Eine weitere Steigerung der Taktrate hätte jedoch unweigerlich unakzeptable Stromaufnahmen zur Folge. Die Lösung besteht in der Verwendung dedizierter Hardware-Beschleuniger innerhalb des Applikationsprozessors, die auf ihre Aufgabe hin optimiert wurden und mit einem Bruchteil der Stromaufnahme auskommen. Im R-Car ist eine Vielzahl solcher Beschleuniger eingebaut. Für die Audiobearbeitung etwa stehen DSP-Kerne zur Verfügung.
Für die Videoverarbeitung wiederum sind sogenannte Beschleuniger-IPs von noch größerer Bedeutung. Jeder R-Car-Prozessor besitzt einen oder sogar mehrere Video-Decoder, die die CPU komplett von der Decodierung von HD-Videomaterial entlasten. Wird z.B. ein Video abgespielt, können sieben der acht CPU-Kerne stromlos geschaltet werden. Auch für die Bilderkennung ist eine CPU bei hochauflösenden Kamerabildern schnell überfordert. Um die nötigen Echtzeitanforderungen mit geringer Leistungsaufnahme kombinieren zu können, besitzt der R-Car deshalb einen speziellen Bilderkennungsprozessor (Bild 2).
Der in jeder Hinsicht größte Hardware-Beschleuniger ist jedoch der 3D-Grafikprozessor. Dieser ist heutzutage manchmal größer als die eigentlichen CPU-Kerne und läuft mit ähnlichen Taktraten. Sein Anteil an der Gesamtstromaufnahme kann durchaus 30 Prozent und mehr betragen. Aufgrund der wachsenden Bildschirmauflösung vervierfacht sich üblicherweise die 3D-Leistung von Generation zu Generation. Die Wahl des richtigen Beschleunigers für die jeweilige Leistungsklasse des Prozessors trägt erheblich zur Verringerung der Leistungsaufnahme bei. Renesas verwendet auch in der neuen Generation der R-Car-Familie IPs von Imagination Technology. Während das kleinste Familienmitglied R-Car E2 in etwa die Zeichenleistung des R-Car M1 (dem vorigen Mittelklasseprodukt) bietet, erreicht der R-Car H2 die achtfache Leistung und damit eine Vervierfachung gegenüber der Vorgängergeneration bei voller Software-Kompatibilität. Dabei ist die relative Leistungsaufnahme bezogen auf die Vorgängergeneration dennoch kaum gestiegen
- Mehr Rechenpower, weniger Leistungsaufnahme
- „Design for Power“ als wichtiges Entwicklungsziel
- Speicherbandbreitenersparnis durch intelligentes Caching
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
