Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte #####

21. September 2007, 17:22 Uhr |

Fortsetzung des Artikels von Teil 3

Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte

Druckversion

BiCMOS contra CMOS

Schnelle Schnittstellen-Bausteine stellen an die Prozesstechnik sehr hohe Anforderungen. Wie zuvor dargestellt, müssen diese Bausteine zuallererst das Rauschen vermindern – und zwar bei Signalen mit Frequenzen weit im Gigahertz-Bereich. CMOS-Transistoren bieten eine hohe Eingangsimpedanz und sind für kurze Schaltzeiten, geringe Leistungsaufnahme und eine kleine Fläche optimiert. Dies ist der Grund für ihre dominierende Rolle in digitalen Schaltungen, in denen die Kosten (d.h. im Wesentlichen die Chipfläche) und die Verlustleistung höchste Priorität haben. Nachteilig an CMOS-Schaltungen ist dagegen das Rauschen. Um die gewünschten hohen Taktfrequenzen zu erreichen, werden die Bauelemente so weit wie möglich miniaturisiert, womit sie jedoch bei gleicher Verlustleistung mehr Rauschen erzeugen als entsprechende bipolare Elemente. Für digitale Logik mag dies hinnehmbar sein, doch beim Ansteuern sauberer Signale oder beim Aufbereiten von Signalen nach beträchtlichen Distanzen ergeben sich Probleme.

Bipolare Schaltungen verhalten sich in vielerlei Hinsicht genau umgekehrt wie CMOS-Schaltungen. Sie nehmen beispielsweise deutlich mehr Leistung auf als CMOS, bringen aber als Hauptvorteile eine größere Verstärkung und einen größeren Signal-Rausch-Abstand mit, was auf die höhere Betriebsspannung und das geringere Rauschen zurückzuführen ist. Angesichts der klaren Forderungen schneller Schnittstellen-Bausteine nach geringer Leistungsaufnahme und niedrigem Rauschen ist BiCMOS die ideale Wahl bei Frequenzen von mehr als 1 GHz. BiCMOS ermöglicht den Einsatz von Bipolar- und CMOS-Transistoren in ein und derselben Schaltung. Wo es auf die Signalintegrität ankommt, kann der Schaltungsentwickler somit rauscharme und schnelle Bipolartransistoren einsetzen, während in allen übrigen Fällen die kleineren, weniger energiehungrigen CMOS-Transistoren bevorzugt werden.

A/D-Umsetzer
Takt-Schnittstelle – Jitter-Spezifikation
AuflösungAbtastrate1 ps0,35 ps0,1 ps0,05 ps

8 bit

1 GSPS8888
2 GSPS7888
3 GSPS56,588
10 bit500 MSPS8,5101010
14 bit250 MSPS10111314
16 bit200 MSPS101213,516
Tabelle 2. Einfluss des Taktsignalrauschens auf den A/D-Umsetzer und die effektive Zahl von Bits (ENOB)

Der Markt diktiert die Anforderungen an die Prozesse

Im Vergleich zu reinen CMOS- oder Bipolar-Prozessen machen BiCMOSProzesse bestimmte Kompromisse erforderlich. Optimiert man die eine Seite, geht dies zwangsläufig zu Lasten der anderen. Welcher Kompromiss im Einzelfall der beste ist, kann in hohem Maße vom jeweiligen Baustein abhängen. Für die Entwickler schneller Schnittstelllenschaltungen kann es aus diesem Grund sehr sinnvoll sein, wenn ihr Unternehmen über eigene proprietäre Prozesse verfügt. Welchen Nutzen dies in der Tat bringt, lässt sich am BiCMOS8-Prozess von National Semiconductor illustrieren.

Als einer der Pioniere auf dem Analogsektor verfügt National Semiconductor seit den 60er Jahren über analoge Prozesstechnologien. In den 80er Jahren kamen CMOS-Prozesse, in den 90ern dann auch BiCMOS-Prozesse hinzu. Ebenfalls seit sehr langer Zeit betätigt sich National als Entwickler von Schaltungen für sehr hohe Frequenzen – zunächst in den 90er Jahren mit PLLs für Mobiltelefone, in neuerer Zeit dann mit noch höher ausgereizten, rauscharmen Hochgeschwindigkeits-Schnittstellen-ICs. Um den passenden Prozess für einen schnellen Schnittstellen-Baustein zu finden, gilt es zunächst die Anforderungen des Markts zu analysieren. Tabelle 1 fasst die wichtigsten Leistungsvorgaben einiger Anwendungen zusammen. Generell wünschenswert ist stets eine geringe Leistungsaufnahme. Zwar sieht keine der aufgeführten Anwendungen den Batteriebetrieb vor, doch weniger Strombedarf bedeutet geringere Wärmeentwicklung, was wiederum zu kleineren Abmessungen und günstigeren Preisen führt.

Bildgebende medizinische Systeme zum Beispiel verlangen nach Analog/Digital-Wandlern mit Abtastraten von mehreren GSPS (GigaSamples/s), damit die erzeugten Bilder die angestrebte Auflösung erreichen. Damit die Wandler mit maximaler Auflösung arbeiten können, sind sie auf ultrapräzise Taktsignale angewiesen. Hierzu werden hochpräzise Timing-Bausteine verwendet, die das Rauschen aus Quarz-Oszillatoren und Systemtaktquellen ausfiltern. Ein 8-bit-Wandler mit 1 GSPS verlangt beispielsweise ein Taktsignal von 1 GHz mit 1 ps Jitter, damit er seine volle Auflösung von 8 bit erreichen kann (Tabelle 2). Schaltungsdesigner entwickeln aus diesen Applikations-Anforderungen Zielvorgaben für ihre Bauelemente. Sie müssen dabei eng mit den Prozess- Spezialisten zusammenarbeiten, um verstehen zu können, welche Kompromisse möglich sind. Kleinere Prozessgeometrien resultieren in der Regel in weniger Verlustleistung, kleineren Chipflächen und meist niedrigeren Kosten. CMOS-Transistoren mit der Eignung für höhere Frequenzen sind damit ebenfalls möglich. Deshalb gilt bei digitalen Schaltungen meist die Regel: Je kleiner die Prozessgeometrie, desto besser, d.h. desto kleiner, sparsamer und preisgünstiger. Auch aus analoger Sicht bedeutet eine kleinere Prozessgeometrie schnellere Transistoren, aber auch mehr Rauschen, denn die mit stärker miniaturisierten Prozessen einhergehenden niedrigeren Versorgungsspannungen verringern zwangsläufig den Signal-Rausch-Abstand. Für Funktionen wie die spannungsgesteuerten Oszillatoren in Timing-Bausteinen kann dies erhebliche Konsequenzen für das Phasenrauschverhalten haben. Bezüglich der Architektur resultiert hieraus auch eine vermehrte Empfindlichkeit gegen elektrostatische Entladungen.

Sehr anschaulich werden diese Aussagen an „Field Programmable Gate Arrays“ (FPGAs). Wegen ihrer digital dominierten Struktur und ihrer großen Abmessungen werden sie meist mit den höchstentwickelten „Deep-Submicron“- Prozessen produziert. Viele dieser Bausteine unterstützen schnelle Schnittstellen-Standards wie LVDS (Low Voltage Differential Signalling) oder CML (Current Mode Logic), doch sind sie mit dem Nachteil eines mäßigen Rauschverhaltens behaftet, das zum Teil aus den durch benachbarte Kanäle einstreuenden erheblichen Schaltstörungen resultiert. Diese Bausteine kommen deshalb auf niedrigere Übertragungsraten und kürzere Kabeloder Backplane-Distanzen als diskrete analoge Lösungen. Ein weiterer Mangel ist die extrem geringe Immunität gegen elektrostatische Entladungen. Diskrete Schnittstellen-Produkte verkraften hier bis zu 15 kV, doch FPGAs schneiden bis zu einer Größenordnung schlechter ab.


  1. Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte #####
  2. Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte
  3. Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte
  4. Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte
  5. Schnittstellen-ICs: Analoge Technik bewegt digitale Inhalte