Hardware-IP zur Unterstützung der VC-1-Decodierfunktion
Fortsetzung des Artikels von Teil 1
Fertigung in 0,4-µm-Technik
Die neuen Trench-MOSFETs von On Semiconductor werden mit 0,40-µm-Fotolithografie produziert. Die Herstellung des P-Kanal-Trench-MOSFET beginnt mit einem Epitaxial-Wafer, bestehend aus leicht P-dotiertem Silizium auf einem stark P-dotierten Substrat. Der spezifische Widerstand und die Dicke der leicht P-dotierten Epitaxialschicht werden so gewählt, dass der Baustein die gewünschte Durchbruchspannung erhält. Im Anschluss an diesen Schritt definiert ein konventioneller „Semi-Recessed-LOCOS“-Prozess (Local Oxidation) den aktiven Bereich des Bausteins und man züchtet die Feldoxidschichten in den Abschlussbereichen. Hierauf finden die Phosphor-Implantation in den aktiven Bereich und die Diffusion zur Bildung der N–-Body-Region statt. Als nächstes wird eine feste Maske zum Definieren des Grabens aufgebracht und strukturiert, bevor das Ätzen des Grabens erfolgt.
Im nächsten Arbeitsgang wird eine Hilfsoxidschicht (sacrificial oxide) aufgebracht und wieder weggeätzt. Die Hilfsoxidschicht hat die Aufgabe, die Ecken des Grabens abzurunden und etwaige Unebenheiten der Siliziumoberfläche zu glätten, die durch das Ätzen des Grabens entstehen können. Anschließend erzeugt man eine dünne Gateoxid-Schicht, gefolgt von der Abscheidung des Polysilizium und dem Ätzen des Gate. Die P+-Source-Implantation und die N+-Body-Anreicherungs-Implantation zur Kontaktierung der N–-Body-Region werden nun hergestellt und eingebracht. Kontakte und Metallisierung werden mit konventionellen Verfahren angefertigt.
Jobangebote+ passend zum Thema
RDSon um bis zu 40 % gesenkt
Zellen- und Streifendesigns mit verschiedenem Mindest-Raster (d.h. mit unterschiedlichen Zellendichten) wurden in einer Maske kombiniert, um einen direkten Vergleich zwischen verschiedenen Designs auf ein und demselben Wafer zu ermöglichen. Performance-Abweichungen infolge von Unterschieden im Prozess oder im Ausgangsmaterial werden dadurch vermieden.
Die Charakterisierung der Trench-MOSFETs im ChipFET-Gehäuse ergab, dass mit 8-V-und 20-V-P-Kanal-Bauelementen bei einer Gatespannung von 4,5 V ein RDSon von 19 bzw. 21 mΩ erzielt werden kann. Diese Werte sind etwa 40 % niedriger als bisher bekannt gewordene RDSon-Werte bei diesem Gehäusetyp. Auch bei niedrigeren Gatespannungen von 2,5 V oder 1,8 V wurden vergleichbare RDSon-Verbesserungen beobachtet.
Ein Vergleich des eigenen Zellendesigns mit einem Streifen-Design auf demselben Wafer ergab keine nennenswerten Unterschiede bezüglich des Gate-Source-Leckstroms, des Drain-Source-Leckstroms, der Durchbruchspannung und der Schwellenspannung. Bei der Gate-Durchbruchprüfung wurde festgestellt, dass die Durchbruch-Feldstärke des Gateoxids bei beiden Designs ungefähr 10 MV/cm beträgt. Dies deutet darauf hin, dass das quadratische Zellendesign keinen Einfluss auf die Gateoxid-Qualität hat.
Der RDSon des Zellendesigns wurde mit dem entsprechenden Wert eines Streifendesigns mit gleichem Raster (d.h. mit gleicher Zellendichte) verglichen. Dabei zeigte sich, dass der RDSon des Zellendesigns niedriger ist als der des Streifendesigns. Dies war zu erwarten, denn das Streifendesign weist trotz identischer Zellendichte eine geringere Kanaldichte als das Zellendesign auf. Das bedeutet, dass ein Streifendesign eine höhere Zellendichte (d.h. kleinere Strukturabmessungen) benötigt, um den gleichen RDSon-Wert zu erreichen.
 | Dr. Prasad Venkatraman studierte Elektrotechnik an dem Indischen Institute of Technology in Mumbai und schloss mit den akademischen Graden B.Tech. (1988) und M. Tech. (1990) ab. Anschließend promovierte er an der North Carolina State University in Raleigh zum Ph.D. (1994). Im gleichen Jahr fing er bei Motorola Halbleiter an, wo er sich um Design und Fertigung von Leistungs-MOSFETs und IGBTs kümmerte. Derzeit ist er als Process und Technology Manager in der Integrated Power Devices Divi-sion von On Semiconductor tätig, wo er für die Entwicklung und die Prozessintegration von fortschrittlichen Leistungshalbleitern sowie für die Entwicklung künftiger Prozesstechnologien für Leistungshalbleiter verantwortlich ist. |
- Hardware-IP zur Unterstützung der VC-1-Decodierfunktion
- Fertigung in 0,4-µm-Technik
