Siemens EDA
PDN-Optimierung senkt Kosten und steigert Leistung
Die Optimierung von Power Delivery Networks ist für moderne SoCs entscheidend. Am Beispiel AMD Versal zeigt HyperLynx, wie sich Zielimpedanz, Performance und Kosten verbessern lassen. Bis zu 50 % weniger Bauteile bei stabiler Versorgung machen PDN-Optimierung zum Schlüsselfaktor moderner Designs.
Die Entwicklung adaptiver System-on-Chips (SoC) hat es ermöglicht, moderne elektronische Systeme mit beispiellosen Rechenfunktionen auszustatten. Allerdings bringt dieser Fortschritt immer komplexere Herausforderungen bei der Stromversorgung mit sich. Insbesondere da Unternehmen bestrebt sind, die Markteinführungszeit zu beschleunigen und gleichzeitig die Kosten zu kontrollieren, ist die Optimierung von Stromversorgungsnetzen (Power Delivery Networks, PDNs) zu einem entscheidenden Faktor für eine erfolgreiche Produktentwicklung geworden.
In diesem Artikel werden fortschrittliche PDN-Optimierungstechniken anhand einer Fallstudie aus der Praxis mit der adaptiven SoC-Plattform Versal von AMD vorgestellt. Mit dem VCK190-Evaluierungskit mit Versal AI Core Series VC1902-Baustein wird gezeigt, wie ein effektives PDN-Design und dessen Optimierung dazu beitragen können, anspruchsvolle technische Spezifikationen zu erfüllen und gleichzeitig wichtige Geschäftsziele zu erreichen.
Herausforderungen im Bereich moderner PDN verstehen
Moderne SoCs erfordern eine präzise Leistungsabgabe über ein breites Frequenzspektrum, vom DC- bis zum Gigahertz-Bereich. Das PDN muss stabile Spannungspegel aufrechterhalten, gleichzeitig Stromtransienten bewältigen und die Impedanz über alle Frequenzen hinweg minimieren. Bei konfigurierbaren Komponenten wie dem adaptiven SoC AMD Versal ist diese Herausforderung besonders komplex, da der Strombedarf je nach SoC-Konfiguration und Anwendung erheblich variiert.
Die Kernspannungsversorgung VCCINT des AMD Versal SoC mit einer Spannung von 0,8 V muss innerhalb eines Betriebsbereichs von 3 % stabil bleiben, wobei 1 % für die Gleichspannungstoleranz und 2 % für die Wechselspannungswelligkeit vorgesehen sind. Ein nicht leistungsfähiges PDN kann bei erhöhter Strombelastung schwerwiegende Folgen haben. Übermäßige Spannungswelligkeit verursacht durch die Unfähigkeit des PDN ein stabiles Spannungsniveau aufrechtzuerhalten, und kann Rauschen sowie Verzerrungen verursachen, die die Signalintegrität beeinträchtigen. Darüber hinaus können inakzeptable Spannungsabfälle dazu führen, dass kritische Komponenten die erforderliche Leistung verlieren, was zu unregelmäßigem Verhalten, Datenkorruption und sogar zu einem vollständigen Systemausfall führt.
Diese Probleme bergen erhebliche Risiken für die Betriebssicherheit und die Gesamtleistung eines Geräts. Intermittierende Fehlfunktionen, Datenverlust und eine verkürzte Lebensdauer sind nur einige der möglichen Folgen eines unzureichenden PDN. Um diese Risiken zu mindern und eine stabile Leistung unter anspruchsvollen Bedingungen zu gewährleisten, müssen Ingenieure fortschrittliche Techniken für Design und Optimierung eines PDN einsetzen. Dazu gehören eine sorgfältige Analyse der Leistungsanforderungen, die Auswahl geeigneter Komponenten sowie strenge Simulationen und Tests, um die Fähigkeit eines PDN zu validieren, eine stabile Leistungsabgabe in einer Vielzahl von Betriebsszenarien aufrechtzuerhalten. Einer der kritischen Parameter bei der PDN-Konstruktion und -Optimierung ist die Sollimpedanz, die die erforderliche Impedanzschwelle für die Aufrechterhaltung konsistenter Spannungspegel definiert.
Anforderung an die Zielimpedanz
Spannungsabfälle an den Stromversorgungs-Pins des SoC werden durch Strom verursacht, der mit einer bestimmten Impedanz durch das PDN fließt. Um eine konstante Spannung an den Pins eines SoC aufrechtzuerhalten, muss die PDN-Impedanz unter einer definierten Zielimpedanz, oder Z-Ziel, bleiben. Für das Beispiel des adaptiven Versal SoC hängt der Stromverbrauch von der Konfiguration des SoC durch den Benutzer ab. Mit dem in Abbildung 1 dargestellten AMD Power Design Manager (PDM) werden mehrere kritische Parameter zur Berechnung der Sollimpedanz abgeleitet.
Abbildung 1. AMD Power Design Manager zeigt den dynamischen Strom und den Lastsprunganteil in Prozent für das VCCINT -Versorgungsnetz an
Die Versorgungsspannung von 0,8 V und eine Wechselstrom-Oberwelligkeit von 2 % ergeben zusammen mit dem maximalen dynamischen Strom von 100,44 A und einem Lastsprunganteil von 25 % eine Sollimpedanz von 0,6372 mΩ. Dieses präzise Ziel muss über ein breites Frequenzspektrum eingehalten werden, insbesondere im kritischen Bereich, wo Entkopplungskondensatoren am effektivsten sind.
Nachdem das Z-Ziel identifiziert wurde, ist es an der Zeit, mit dem PDN-Verifizierungsprozess fortzufahren. Dieser wichtige Schritt ermöglicht es Entwicklern, die Leistung eines PDN-Designs zu bewerten und sicherzustellen, dass es die erforderlichen Spezifikationen erfüllt.
Verifizierungsmethodik
Ein systematischer Verifizierungsansatz unter Verwendung der Siemens EDA HyperLynx Decoupling-Analyse erfordert Modelle für mehrere Schlüsselelemente des PDN.
Zunächst wird das Spannungsreglermodul (VRM) mithilfe einer vereinfachten Widerstands-Induktivitäts-Schaltung modelliert. Diese stellt die Ausgangsimpedanz dar, die das PDN vom Spannungsregler sieht. Das Modell besteht aus Widerstands- und Induktivitätswerten, die das Verhalten des VRM über den interessierenden Frequenzbereich genau darstellen.
Zweitens müssen Entkopplungskondensatoren charakterisiert werden. In diesem Fall verwendet das Versorgungsnetz von VCCINT zunächst 172 Entkopplungskondensatoren, die alle von Murata hergestellt wurden. Jeder Kondensator wurde mithilfe von Widerstands-Induktivitäts-Kondensator-Parametern (RLC) modelliert. Diese wurden von den Herstellerspezifikationen abgeleitet und berücksichtigen parasitäre Effekte, die das Hochfrequenzverhalten beeinflussen. HyperLynx unterstützt auch SPICE- und S-Parametermodelle für Kondensatoren, falls verfügbar.
Nach der Zuordnung der Modelle ermöglicht eine zwischen Stromversorgungs- und Masse-Pins erstellte IC-Pin-Gruppen-Sonde die Einhaltung der Impedanz an den Pins des SoC und stellt sicher, dass die Z-Ziel-Anforderung erfüllt wird.
Die HyperLynx Decoupling-Analyse extrahiert und analysiert automatisch das Platinen-PDN, das aus der Zwischenlagenkapazität, dem VRM und 172 Entkopplungskondensatoren besteht.
Im in Abbildung 2 dargestellten Plot des erzeugten Impedanzprofils ist die rote horizontale Linie der berechnete Z-Soll-Bedarf von 0,637 mΩ, und der blaue Plot zeigt das PDN-Impedanzprofil der Leiterplatte und der Entkopplungskondensatoren. Das unterschiedliche, frequenzabhängige Verhalten ist zu beachten: VRM- und Bulk-Kondensatoren dominieren unter 1 MHz, lokale Entkopplungskondensatoren sind am effektivsten bei 1 bis 15 MHz. Die aktuelle Auslegung erfüllt die Zielimpedanz bis 12 MHz mit nur einer geringfügigen Verletzung bei 5 MHz. Die Resonanzspitze, die in der Nähe von 1 GHz auftritt, ist auf die Wechselwirkung zwischen der Kapazität der Stromversorgung und der Massefläche zurückzuführen.
Das grüne Diagramm zeigt das PCB-PDN, aber jetzt mit dem angehängten Gehäusemodell des AMD Versal SoC. Mit dem Hinzufügen des Gehäusemodells (Package Model, PKG) erreicht das PDN nun die Zielimpedanz bis 19 MHz. AMD empfiehlt, dass der Entwickler das Platinenlayout und die Konfiguration der Leiterplattenkondensatoren ändert, um sicherzustellen, dass die PDN-Impedanz die Zielimpedanz im Bereich von 15–20 MHz erreicht. Bei Frequenzen über 15 bis 20 MHz sorgt die SoC-seitige Entkopplung des Versal-SoC-Gehäuses dafür, dass die Spannungen auf Die-Ebene im richtigen Betriebsbereich bleiben.
Abbildung 2. PDN-Impedanzdiagramm der Leiterplatte (blau) und Leiterplatte mit PKG (grün).
Optimierungsstrategien
Nach der Festlegung der PDN-Basisleistung kann der Entwickler Optimierungsmöglichkeiten untersuchen. Während das anfängliche Design den Empfehlungen des AMD Power Design Managers für die Konfiguration des adaptiven Versal SoC entspricht, kann es sowohl hinsichtlich der Leistung als auch der Kosteneffizienz Verbesserungspotenzial geben. Der HyperLynx PDN Decoupling Optimizer hilft dabei, diese Möglichkeiten zu identifizieren und stellt gleichzeitig sicher, dass die spezifischen Leistungsanforderungen des SoC eingehalten werden.
Der PDN-Entkopplungsoptimierer verwendet zwei unterschiedliche, aber sich ergänzende Ansätze. Der erste, die Synthese, bietet einen schnellen iterativen Prozess nach etablierten Best Practices. Dieser Ansatz ist besonders wertvoll für die anfängliche Optimierung und kann schnell potenzielle Verbesserungen im Design erkennen.
Der zweite Ansatz nutzt genetische Algorithmen für eine ausgefeiltere Optimierung. Diese Methode beginnt mit einem S-Parameter-Modell des PCB-PDN, in diesem Fall einem 173-Port-S-Parameter-Modell. Dabei steht Port 1 für die Pins des Versal-SoC mit dem parallel angeschlossenen Gehäusemodell und dient als Beobachtungspunkt für die Impedanzanalyse. Die übrigen Ports entsprechen den 172 möglichen Montagepositionen für Entkopplungs-Kondensatoren auf der Platine.
Der genetische Algorithmus berücksichtigt mehrere Variablen gleichzeitig, darunter:
• Kondensatorauswahl aus verfügbaren Bibliothekskomponenten
• Optimale Platzierung an Montagepositionen
• Zielimpedanzanforderungen über den gesamten Frequenzbereich
• Kostenbeschränkungen und Komponentenverfügbarkeit
• Überlegungen zur Größe und Montage von Kondensatorgehäusen
Ergebnisse in der Praxis
Der Optimierungsprozess führt zu bemerkenswerten Verbesserungen bei Leistung und Kosteneffizienz. Das Ausgangs-Design verwendete 172 Kondensatoren mit sieben verschiedenen Teilenummern. Durch die Optimierung sind mehrere alternative Lösungen entstanden, die jeweils eigene Vorteile bieten.
Zwei Lösungen stachen hervor (siehe Abbildung 3).
Abbildung 3. PDN-Impedanzdiagramm der PCB/PKG-Basislinie (grün), Optimiererlauf 1 (magenta) und Optimiererlauf 2 (violett).
Die erste optimierte Lösung reduzierte die Anzahl der Kondensatoren auf 90 und verringerte gleichzeitig die Anzahl der verschiedenen Bauteile auf sechs. Diese Konfiguration erzielte eine Kostenreduzierung von 2,24 % bei gleichzeitiger Erfüllung aller Leistungsanforderungen, allerdings mit geringer Reserve. Das PDN-Impedanzprofil berührte die Z-Ziel-Anforderungslinie bei bestimmten Frequenzen (2,5 MHz und 13,5 MHz), blieb aber bis 15 MHz innerhalb der Spezifikationen.
Um weitere Designalternativen und Verbesserungsmöglichkeiten zu untersuchen, wurde eine zweite Optimierungsanalyse durchgeführt, diesmal mit einer zusätzlichen Leistungsmargenanforderung von 5 %. Dieser Optimierungslauf ergab eine alternative Lösung mit 111 Kondensatoren. Damit stieg zwar die Bauteilanzahle, aber diese Konfiguration erzielte dennoch eine bemerkenswerte Kostenreduzierung von 29,53 % im Vergleich zum Ausgangswert bei gleichzeitig verbesserten Leistungsmargen.
Die zweite optimierte Lösung erzielte aufgrund der kostengünstigeren Bauteile in der Eingangskondensatorbibliothek eine größere Kostenreduzierung, obwohl mehr Kondensatoren verwendet wurden als bei der ersten Lösung. Dies verdeutlicht die Zielkonflikte zwischen Kostenreduzierung, Gesamtstückzahl und verfügbarem Platz für die Verdrahtung, die von den spezifischen verwendeten Kondensatoren abhängen. Die größere Reserve erwies sich als besonders wertvoll für Designs, die zusätzliche Robustheit gegen Schwankungen der Betriebsbedingungen erfordern.
Praktische Designüberlegungen
Die optimierten Designalternativen verdeutlichen mehrere wichtige praktische Überlegungen für das PDN-Design. Sogenannte Land-Side-Kondensatoren, die direkt unterhalb des AMD Versal-SoC montiert sind, erweisen sich als besonders effektiv, wenn sie in der Nähe der Stromversorgungs- und Masse-Pins des Ball-Grid-Arrays platziert werden. Diese strategische Anordnung maximiert die Effektivität des Kondensators, indem sie Länge und Induktivität des Strompfads minimiert.
Das Verständnis des frequenzabhängigen Verhaltens von Entkopplungskondensatoren ist für eine effektive Optimierung ebenfalls hilfreich. Unterhalb ihrer Eigenresonanzfrequenz (SRF) weisen Kondensatoren die typische negativ abfallende Impedanzkurve auf, wobei die Impedanz mit steigender Frequenz abnimmt. Oberhalb des SRF dominiert jedoch die Induktivität das Verhalten, was zu einer Impedanzkurve mit positiver Steigung führt. Diese Eigenschaft macht die Auswahl und Platzierung von Kondensatoren besonders kritisch, um die Zielimpedanz über den gesamten interessierenden Frequenzbereich aufrechtzuerhalten.
Besondere Aufmerksamkeit erfordern auch Punkte mit paralleler Resonanzfrequenz (PRF). Wenn mehrere Kondensatoren miteinander interagieren, können sie Impedanzspitzen im PDN-Profil erzeugen. Diese hohen Impedanzwerte können das Ziel gefährden, über den gewünschten Frequenzbereich hinweg eine niedrige PDN-Impedanz sicherzustellen. Die Algorithmen des PDN Decoupling Optimizer berücksichtigen diese Wechselwirkungen, um unerwünschte Resonanzeffekte zu vermeiden.
Um sicherzustellen, dass der PDN-Entkopplungsoptimierer die Zielimpedanz effektiv erreichen kann, ist es entscheidend, eine Kondensator-Bauteilbibliothek mit einer Vielzahl unterschiedlicher Kondensatorwerte bereitzustellen. Diese Vielfalt ermöglicht es den Optimierungsalgorithmen, die am besten geeigneten Komponenten für das Design auszuwählen und die PRF-Wechselwirkungen zwischen verschiedenen Kondensatoren zu berücksichtigen. Darüber hinaus sollte die Kondensator-Bibliothek nur Komponenten von zugelassenen Lieferanten enthalten. Die Aufnahme veralteter oder nicht genehmigter Bauteile in die Bibliothek kann dazu führen, dass der Optimierer Ergebnisse mit unerwünschten oder nicht beschaffbaren Komponenten liefert, was später Probleme im endgültigen Design verursachen kann.
Umfassende Berichterstellung
Der HyperLynx PDN Decoupling Optimizer erstellt umfassende Analyseberichte, die Ingenieuren helfen, fundierte Entscheidungen über ihr PDN-Design zu treffen. Eine zentrale Funktion ist die Analyse der Schleifeninduktivität für jede Kondensator-Montageposition. Dadurch lassen sich mögliche Verbesserungen bei der Platzierung erkennen, um die Leistung zu steigern. Der Optimierungsprozess berücksichtigt das PDN-Verhalten über den gesamten Frequenzbereich:
• DC bis 100 kHz: Dominiert durch VRM- und Bulk-Kondensatorleistung
• 100 kHz bis 15 MHz: Kritischer Bereich für lokale Entkopplungskondensatoren
• Oberhalb 15 MHz: Übergang zu On-Package- und On-Die-Entkopplung
Für jede Designalternative liefert der Optimierer detaillierte Empfehlungen, einschließlich der optimalen Kondensatorauswahl für jede einzelne Montageposition. Unnötige Kondensatorpositionen werden identifiziert und in der »Termination«-Spalte als »offen« gekennzeichnet. Dadurch lassen sich Kosten senken und das Leiterplatten-Routing vereinfachen, ohne die Anforderung an die Zielimpedanz (Z-Target, Z-Ziel) zu verletzen. Die Fähigkeit des Tools, das gesamte Frequenzspektrum zu analysieren, ist besonders wichtig für Hochleistungskomponenten wie den adaptiven Versal SoC, bei denen die Leistungsanforderungen vom DC- bis zum Gigahertz-Bereich reichen.
Flexibilität für unterschiedliche Designkonfigurationen
Ein weiterer besonders wertvoller Aspekt des Optimierungsprozesses ist seine Fähigkeit, verschiedene PDI (Programmable Device Images) auf derselben Hardware zu unterstützen. Jedes PDI kann unterschiedliche dynamische Leistungsanforderungen und Lastsprungcharakteristiken aufweisen und gleichzeitig verschiedene Funktionen und Leistungsniveaus bereitstellen. Der PDN Decoupling Optimizer ermöglicht es Ingenieuren, dasselbe Platinenlayout mit verschiedenen Stücklisten zu verwenden und so die Stufenlastreaktion zu optimieren, um spezifische PDI-Anforderungen zu erfüllen.
Diese Flexibilität erstreckt sich auf die Unterstützung mehrerer Optimierungsziele. Während sich die Fallstudie in erster Linie auf die Kostensenkung konzentrierte, kann dieselbe Methodik auch zur Optimierung für andere Ziele angewendet werden, wie z. B.:
• Maximale Leistungsreserve
• Minimale Komponentenanzahl
• Reduzierter Platzbedarf auf der Platine
• Erhöhte Produktivität
Der Optimierungsprozess adressiert sowohl elektrische als auch fertigungstechnische Anforderungen. Die Reduzierung der Anzahl der einzelnen Komponententypen von sieben auf sechs mag geringfügig erscheinen, kann sich aber erheblich auf die Bestandsverwaltung und Bestückungsprozesse auswirken. Der Einsatz von Bauteilebibliotheken der Standardlieferanten in der Optimierung stellt die Beschaffungsfähigkeit sicher.
Fazit
Mit der Weiterentwicklung von SoCs werden die Anforderungen an die Stromversorgung immer anspruchsvoller. Die hier vorgestellte Methodik bietet einen Rahmen, um künftige Herausforderungen durch skalierbare Optimierungen zu bewältigen, die sich an neue Komponentenanforderungen anpasst und mehrere Power-Domänen unterstützt. Die PDN-Optimierung kann dabei scheinbar widersprüchliche Ziele erreichen: die Leistung verbessern und gleichzeitig die Kosten senken. Die Fähigkeit, die Anzahl der Komponenten um fast 50 % zu reduzieren und gleichzeitig die Leistung aufrechtzuerhalten oder sogar zu verbessern, verdeutlicht die Leistungsfähigkeit ausgefeilter Optimierungstechniken. Dieser Ansatz wird besonders wichtig, wenn die Komponentenfrequenzen steigen und die Anforderungen an die Stromversorgung noch strenger werden.
Autor
Zach Caprai ist technischer Marketingingenieur bei Siemens und auf die HyperLynx-Suite von Analysetools für Leiterplattendesign spezialisiert. Er erwarb seinen Bachelor-Abschluss in Elektro- und Computertechnik mit einem Nebenabschluss in Informatik an der Oregon State University. Zu Caprais Kompetenzbereichen gehören das Design von Stromversorgungsnetzwerken, die 3D-EM-Modellierung, die Hochgeschwindigkeits-SerDes-Kanalanalyse sowie die Entwicklung von Skripting- und Automatisierungslösungen zur Verbesserung von Leiterplattendesign-Workflows.
Die Zusammenarbeit zwischen Halbleiterherstellern und Anbietern von EDA-Tools schafft ein umfassendes Ökosystem, das Entwicklern hilft, zukünftige Designanforderungen frühzeitig zu erfüllen. Die Bereitstellung detaillierter S-Parameter-Modelle für alle Versal-Produktlinien durch AMD in Kombination mit leistungsfähigen Optimierungs-Tools stellt sicher, dass Entwickler auch zukünftige Herausforderungen effektiv bewältigen können.
Der Erfolg der PDN-Optimierung hängt letztlich davon ab, dass mehrere konkurrierende Faktoren in Einklang gebracht werden: elektrische Leistung, Kosteneffizienz, Fertigungsüberlegungen und Flexibilität bei der Konfiguration des Designs. Tools wie der HyperLynx PDN Decoupling Optimizer bieten Ingenieuren die erforderlichen Funktionen, um dieses ausgewogene Verhältnis effektiv zu erreichen. Sie ermöglichen robuste PDN-Lösungen, die den heutigen Anforderungen gerecht werden und gleichzeitig auf die Herausforderungen der Stromversorgung von morgen vorbereitet sind.