Taktgenerierung für Sigma-Delta-ADUs: Mehr als nur Jitter

8. Juli 2019, 8 Bilder
© Analog Devices

Bild 2. Maximal erlaubter Jitter in Abhängigkeit von fE bei unterschiedlicher ENOB des AD-Umsetzers.