Ihr neues konfigurierbares Ternary Content Addressable Memory (TCAM) hat Renesas Electronics mit verbesserter funktionaler Sicherheit ausgestattet, so dass es sich für den Einsatz in Autos eignet.
Das neue TCAM wird in einem 3-nm-FinFET-Prozess gefertigt und bietet höhere Dichte und geringere Stromaufnahme als die Vorgänger. Renesas hat das neue TCAM auf der International Solid-State Circuits Conference 2026 (ISSCC 2026) vorgestellt, die vom 15. bis 19. Februar in San Francisco stattfand.
Mit der schnellen Ausbreitung von 5G sowie Cloud- und Edge-Computing steigt das Netzwerkaufkommen stark an. Dadurch wächst der Bedarf an großen und vielfältigen TCAM-Konfigurationen wie etwa 256 Bit × 4.096 Einträge. Herkömmliche Skalierungsansätze, die ausschließlich auf Hard-Makros basieren, vergrößern aufgrund zusätzlicher Bänke und Repeater die Peripheriefläche, erschweren das Timing-Closure und erhöhen zugleich die Energieaufnahmen für die Suche. Automotive-Anwendungen erfordern darüber hinaus eine höhere Sicherheitsabdeckung zur Erfüllung von Normen wie ISO 26262. Renesas begegnet diesen Herausforderungen mit den folgenden Innovationen:
Die neu entwickelten TCAM-Hard-Makros werden durch einen Speicher-Compiler mit feiner Granularität unterstützt – Suchschlüsselbreiten von 8–64 Bit und Eintragstiefen von 32–128. Größere Konfigurationen (z. B. 256 Bit × 4.096 Einträge) werden durch die Kombination dieser Hard-Makros mit einer werkzeuggestützten Soft-Makro-Autogenerierung realisiert. Dadurch entsteht ein konfigurierbares Einzelmakro, das ein breites Spektrum an Anwendungsfällen auf einem Chip abdeckt. So wird eine branchenführende Speicherdichte von 5,27 Mb/mm² erreicht.
Jedes Hard-Makro integriert eine All-Mismatch-Erkennungsschaltung. Das ist eine Schaltung, die in der ersten Suchstufe feststellt, ob alle Einträge nicht übereinstimmen, und steuert, ob die zweite Stufe ausgeführt wird. Sie führt also eine zweistufige Pipeline-Suche aus. Basierend auf dem Ergebnis der ersten Stufe kann die zweite Stufe fortgesetzt oder gestoppt werden, um unnötigen Energieverbrauch zu vermeiden. Beispielsweise reduziert dieser Ansatz bei Konfigurationen von 64 bis 256 Bit × 512 Einträgen die Suchenergie:
In einer 256-Bit-×-512-Einträge-Konfiguration erreicht das Design eine niedrige Energieaufnahme von 0,167 fJ/Bit pro Suche. Die verteilte Timing-Last ermöglicht dabei einen Such-Takt von 1,7 GHz. Die resultierende TCAM-Kennzahl (Dichte × Geschwindigkeit ÷ Energie) erreicht 53,8 und übertrifft damit bisherige Werte.
Weil TCAM-Bitzellen derselben Adresse physisch nebeneinander liegen, kann ein durch Soft Errors verursachter Doppelbitfehler nicht durch herkömmliche SECDED-ECC korrigiert werden. SECDED (Single Error Correction, Double Error Detection) ist ein ECC-Verfahren, das Einzelbitfehler korrigiert und Doppelbitfehler erkennt. Renesas begegnet diesem Problem mit zwei Maßnahmen:
Diese Maßnahmen verbessern die in Automotive-Anwendungen geforderte Sicherheitsabdeckung erheblich. Die flexiblen Schlüsselbreiten und Eintragstiefen des TCAM in Kombination mit Energieeinsparungen und robuster funktionaler Sicherheit machen es nicht nur für Automotive-Anwendungen geeignet, sondern auch für Industrie- und Consumer-Geräte, bei denen ein schneller Datenaustausch zwischen Sensoren und Prozessoren essenziell ist.