Firma

Synopsys

Chiptest

Geplante Prüfung

Beim Test von Bauelementen gelten stets dieselben Maßgaben: möglichst viele Chips in möglichst kurzer Zeit möglichst gut für möglichst wenig Geld zu prüfen. Zum Erreichen dieser Ziele haben grundlegende Verfahren wie »Design for Test« beigetragen,…

Synopsys

Neues Verification-IP bechleunigt das Design

Die Discovery-Verification-IP-Familie (VIP-Familie) auf Basis der neuen VIPER-Architektur…

Produktivität der Verifikation so wichtig wie nie…

SoC-Verifikation – der nächste Schritt im Bereich Verifikation

Es an der Zeit ist, den nächsten großen Sprung im Bereich der Verifikationstechnologie zu…

Der schwierige Weg zum fertigen Chip

Fallstricke bei der Auswahl einer FPGA-basierten Prototyping-Lösung vermeiden

Wer erinnert sich noch an tragbare CD-Player geschweige denn Kassettenrecorder? Sicherlich…

Ein Werkzeug für alle Domänen

Simulation: Ein Werkzeug für alle Domänen

Durch die zunehmende Elektrifizierung der Fahrzeuge wird den leistungselektronischen…

Schneller Transfer von der LTE-Simulation zum…

Rohde & Schwarz und Synopsys kooperieren

Eine vollständige Interaktion zwischen Simulation und Hardware-Test soll den Entwurf und…

Synopsys und Xilinx

Handbuch für das »Design-for-Prototyping« mittels FPGAs

Synopsys und Xilinx haben ein »FPGA-Kochbuch« namens FPMM (FPGA-Based Prototyping…

Synopsys

Schnelleres, universelles DDR-Controller-IP

Im Rahmen seiner DesignWare-Bibliothek bietet Synopsys jetzt ein universelles…

Mazda setzt auf die Virtual-Prototyping-Lösung von…

Verifikation der ECUs

Mazda erhöht die ECU-Sicherheit, -Zuverlässigkeit und -Qualität durch den Einsatz sehr…

Synopsys/Globalfoundries

IPs für 28 nm

Synopsys und Globalfoundries wollen gemeinsam Interface-IPs für den 28-nm-HKMG-Prozess…