FPGA-IP-Blöcke für SoCs und ASICs
Menta bietet »eFPGA-IP« für die Integration in SoCs und ASICs und ist mit jedem gängigen EDA-Toolflow kompatibel. Mit diesem Ansatz können Entwickler eFPGAs schnell auf jede neue Prozessgeometrie oder -variante portieren, die sie benötigen – sogar in industriellen und strahlungsfesten Versionen. Die IP-Blöcke des Unternehmens sind für verschiedene Märkte und Anwendungen konzipiert: Künstliche Intelligenz, maschinelles Lernen, Kryptographie oder Telekommunikationsalgorithmen, um nur einige zu nennen. Dank der eFPGA-Lösung lässt sich die Hardware nach der Fertigung noch im Feld rekonfigurieren, wodurch die Endprodukte leichter aufrüstbar sind und einen längeren Lebenszyklus haben. Menta bietet die eFPGA-IP nicht nur als GDSII-Hard-IP, sondern auch als Soft-RTL-IP an. Die IP-Härtung wird dann vom Kunden vorgenommen.