Beide MCUs basieren auf einem SH2A-FPU-CPU-Kern mit einer maximalen Taktfrequenz von 144 MHz. Der Befehlssatz des SH2A-FPU ist rückwärtskompatibel zu den CPU-Kernen SH-2A und SH-2, so dass Entwickler ihren Programm-Code früherer Produkten wieder verwenden können. Zudem wurde im Vergleich zum SH-2 die ROM-Code-Effizienz um etwa 75 Prozent verbessert. Dadurch lässt sich der Objekt-Code für das gleiche Programm auf ungefähr drei Viertel der früheren Größe komprimieren, wodurch wiederum mehr Speicherkapazität für die Programmspeicherung verfügbar ist. Darüber hinaus hat Renesas die Peripherie-Funktionen wie folgt ergänzt:
Die Bausteine SH7266 und SH7267 sind in jeweils vier Produktversionen mit unterschiedlichen Kombinationen aus CAN- und IEBus-Schnittstellen erhältlich, woraus sich insgesamt acht Produktversionen ergeben. Zusätzlich gibt es jede Produktversion mit einem Betriebstemperatur-Bereich von entweder -40 bis +85°C oder -20 bis +85°C, so dass die gesamte Produktpalette 16 Produktnummern umfasst.
Der SH7266 ist in einem bleifreien 144-Pin-QFP-Gehäuse, der SH7267 in einem bleifreien QFP-Gehäuse mit 176 Pins erhältlich. Beide Bausteine enthalten eine integrierte Debugging-Funktion. Als Entwicklungsumgebung steht der E10A-USB-Emulator zur Verfügung; der seine Stromversorgung aus dem USB-Bus bezieht und keine externe Stromversorgung benötigt. Darüber hinaus liefert Renesas Middleware mit Unterstützung für digitale Audio-Kompressionsstandards wie MP3, WMA und AAC sowie Software zur Unterstützung des bei CD-ROM-Laufwerken üblichen ISO-9660-Dateisystems und des bei Festplatten, USB-Massenspeicher-Treibern und anderen Geräten verwendeten FAT32-Dateisystems. Die verfügbaren Software-Bibliotheken eignen sich für Geräte, die Speicher- und Kommunikationsfunktionen benötigen. Die Bemusterung aller Bausteine beginnt im Februar 2010.