Microsemi
SmartFusion 2 SoC FPGA - ohne Analogtechnik
Microsemi hat die zweite Generation seiner SmartFusion-FPGAs vorgestellt. Laut Paul Ekas, Vice President of Marketing, SoC Product Group von Microsemi, konnte das Unternehmen bei der neuen Generation deutliche Fortschritte in Hinblick auf Leistungsaufnahme, Sicherheit und Echtzeitfähigkeit erzielen.
Auffällig ist aber auch, dass dieses Mal die programmierbare Analogtechnik fehlt. Dabei wurde bei der Vorstellung der ersten Generation von Actel/Microsemi noch betont, dass die SmartFusion-Bausteine einzigartig seien, weil es sich um Mixed-Signal-FPGAs handelt, bestehend aus einem Cortex-M3-Prozessorkern, Logik-Fabric und einem programmierbaren Analogteil. Genau letzteres fehlt jetzt bei SmartFusion 2, warum?
Ein Punkt ist sicherlich die verhaltene Nachfrage im Markt. Ekas erklärt dazu, dass nicht jeder im Markt die programmierbare Analogtechnik bräuchte, wodurch Microsemi mit seinen neuen SmartFusion 2 FPGAs deutlich mehr Applikationen adressieren könnte als dies mit der ersten Generation der Fall war. Hinzu kommt noch, dass die Kunden die Produkte auch viel leichter einsetzen könnten. Ekas betont aber auch: »Wir schauen uns die programmierbare Analogtechnik auch weiterhin an. Es muss sich aber erst zeigen, wo in diesem Bereich die Reise hingeht.« Und weiter: »Zu einem späteren Zeitpunkt bringen wir applikationsspezifische SmartFusion 2 FPGAs auf den Markt«, die dann vielleicht wieder mit Analogtechnik.
Mit den neuen Bausteinen zielt Microsemi auf seine fokussierten Märkte, so erklärt Esam Elashmawi, Vice President und General Manager bei Microsemi: »Unsere neuen SmartFusion2 SoC FPGAs wurden für anspruchsvolle, sicherheitsrelevante Applikationen aus den Bereichen Industrie-, Verteidigungs-, Luftfahrt-, Kommunikations- und Medizin-Applikationen entwickelt, bei denen alle Komponenten zuverlässig und reibungslos zusammenarbeiten müssen.«
Entsprechend sehen die Besonderheiten aus, die die SmartFusion 2 Bausteine auszeichnen. So betont Ekas, dass die SmartFusion 2 SoCs die weltweit sichersten FPGAs sind. »Unsere FPGAs unterscheiden sich von allen anderen FPGAs, weil mit SmartFusion 2 embedded System Designs möglich sind, bei denen sowohl die Daten als auch das eigentliche Design sicher sind«, so Ekas. So sind die FPGAs allein aufgrund der Flash-basierenden Logik schon sicherer als SRAM-basierende Varianten, denn bei diesen kann bei der Konfiguration des FPGAs der Datenstrom ausgelesen werden. Ekas: »Unsere Bausteine sind zusätzlich mit Hardware-Funktionen versehen, die sie gegen ein mögliches Klonen, Reverse Engineering, Manipulationen, Fälschungen und ein so genanntes Overbuilding – wenn das fertigende EMS-Unternehmen mehr Chips fertigt als gefordert und sie dann selbst nutzt – absichern.« Im Falle eines Manipulationsversuchs werden die sensiblen Daten aktiv gelöscht.
Darüber hinaus sind die Konfigurationsdaten mithilfe einer AES-256-Codierung verschlüsselt und die Konfiguration muss mit einem SHA-256-Datenstrom authentifiziert werden. Microsemi geht noch weiter und schützt auch die Verschlüsselungsalgorithmen und -Protokolle vor einer möglichen Kryptoanalyse. So hat das Unternehmen von Cryptographic Research (CRI) seine DPA-Technologie lizenziert, wodurch Schutzmaßnahmen gegen Stromangriffe, so genannte Differential Power Analysis, implementiert werden konnten. Von Intrinsic-ID wiederum hatte Microsemi bereits vor geraumer Zeit deren PUF-Technologie (Physically Unclonable Function) lizenziert. Damit wird der Sicherheitsschlüssel direkt aus der FPGA-Hardware extrahiert, anstatt extern erzeugt. Um die Daten sicher zu halten, hat Microsemi zusätzlich noch mehrere kryptographische Verarbeitungsbeschleuniger (Cryptographic Processing Accelerators) einschließlich AES-256, SHA-256 und HMAC, 384-Bit-ECC und Hardware-Firewalls integriert.
»Die Bausteine sind aber nicht nur sicherer, sondern auch deutlich zuverlässiger als konkurrierende Produkte«, fährt Ekas fort. Gerade in Anwendungen, die hoch zuverlässig arbeiten müssen, sei unerlässlich, dass die FPGAs gegenüber so genannten SEU-Effekten (Single Event Upset) oder Softerrors immun ist. Auch hier kann Microsemi auf eine Grundeigenschaft von Flash zurückgreifen: Flash-Speicher sind gegenüber Fehler durch Alpha oder Neutronenstrahlung (SEUs) immun, so dass die Konfigurationsdaten schon mal sicher sind.
Aber wie sieht es mit dem SRAM aus, das sich natürlich auch auf den SmartFusion2-FPGAs befindet, sei es im Prozessor oder für diverse Peripherieblöcke? Inwieweit sind diese SRAM-Blöcke von SEU-Effekten betroffen? Auch hier winkt Ekas ab, denn Microsemi hat jeden größeren SRAM-Speicher (zum Beispiel der Scratch-Pad-Speicher des Prozessors aber auch die Speicherblöcke für Ethernet, CAN etc.) mit einer Fehlererkennung und Korrekturschaltung versehen. So erzeugen dedizierte Hamming-Codes Redundanzen in jedem SRAM-Buffer, so dass einzelne Bitfehler in jedem Datenwort korrigiert und Zweibitfehler zumindest erkannt werden können. Kleinere Speicherblöcke (zum Beispiel DDR-Brücken, Befehls-Cache, UART etc.) wiederum hat Microsemi SEU-immun (Latches) implementiert. Um auch den Zugriff auf externe Speicher zuverlässig zu gestalten, hat das Unternehmen bis zu zwei SECDED-Speicher-Schnittstellen (800 MBit/s) – Controller und PHY – als Hard-IP-Blöcke implementiert. Damit können auch Hamming-Codes für den externen Speicher implementiert werden. Darüber hinaus hat Microsemi auch einen BIST-Mechanismus (Built-in self-test) implementiert, der optional dazu genutzt werden kann, den Baustein direkt beim Hochfahren oder nach Bedarf durchzuchecken. Ekas weiter: »Unsere SmartFusion2 Bausteine erfüllen viele Industriestandards inklusive IEC 61508, DO254 und DO178B.«
Neben der Design- und Datensicherheit und der hohen Zuverlässigkeit sieht Ekas aber noch einen weiteren entscheidenden Vorteil auf der Seite der SmartFusion 2 FPGAs: »Die statische Leistungsaufnahme unseres MS2050T aus der SmartFusion 2 Familie fällt im Vergleich zu konkurrierenden FPGAs wie dem EPC4GX50 von Altera oder dem XC6SLX45 von Xilinx um den Faktor 100 geringer aus und das bei vergleichbarer Geschwindigkeit«, erklärt Ekas. So sinkt die Leistungsaufnahme im Flash Freeze Ultra Low Power Mode auf 1 mW, wobei ein einziger Befehl reicht, um diesen Betriebsmodus zu iniziieren. Ekas erklärt außerdem, dass innerhalb von 100 µs das FPGA in den Flash Freeze Modus versetzt und innerhalb weiterer 100 µs wieder aus dem Flash Freeze Modus zurückgeholt werden kann.
Um die FPGAs mit Leben zu füllen, stehen für die SmartFusion 2 Bausteine über 150 verschiedene IP-Cores zur Verfügung. Dazu zählen gängige Peripheriefunktionen wie UARTs, SPI, Timer, PWM oder I2C, aber auch Kryptographie- (FIPS 140-2 konforme Cores), Kommunikations- (MIL-STD-1553, ARINC 429, AXI, LPC etc.), DSP- (RS Encode/Decode, FIR, FFT) sowie SERDES-IP-Cores (JESD204, EPCS, RGMII).
Zur Entwicklung der Bausteine stehen den Systemdesignern das einfach handhabbare Libero SoC Software Toolset zur Verfügung. Libero SoC enthält Synthese-, Debug- und DSP-Support von Synopsys und Simulation von Mentor Graphics mit Power Analyse, Timing Analyse und Push Button Designflow. Die Entwicklung der Firmware ist ebenfalls komplett in Libero SoC integriert. Darüber hinaus stehen Compiler und Debugger von GNU, IAR und Keil zur Verfügung. Alle Device-Treiber und die Peripherie-Initialisierung werden auto-generiert, basierend auf der Auswahl, die im System Builder getroffen wurde. Für den Cortex-M3 Prozessor stehen Betriebssysteme wie Embedded Linux von EmCraft Systems, FreeRTOS, SAFERTOS und uc/OS-III von Micrium zur Verfügung.
- SmartFusion 2 SoC FPGA - ohne Analogtechnik
- Kurzinfo zu SmartFusion2
Lesen Sie mehr zum Thema
