Neue Rechnerstrukturen für die Kommunikation

Neue Rechnerstrukturen für die Kommunikation

Diese noch recht universell gehaltene Multi-Prozessor-Struktur wird ergänzt durch Funktionsbaugruppen und Schaltungsblöcke, wie sie für die Kommunikation erforderlich sind. Diese sind mit den Prozessoren über ein „Fast Messaging Network“ verbunden, über das auch die Kommunikation der Prozessoren untereinander abgewickelt wird. Zu den Schaltungsblöcken zählen Engines für „Network Acceleration“, „Packet Order“, „Compression“ und „Security“, darüber hinaus wurden hier ein „Control Message Switch“ und eine „DMA/RAID Engine“ implementiert. Über eine Busstruktur sind die Engines und die Prozessor-Struktur schließlich an die Standard-Schnittstellen der Außenwelt angebunden: XAUI, SGMII für den Ethernet-Datenverkehr, Interlaken und PCI express für die Systemanbindung sowie GPIO und USB-Schnittstellen.

Die Network Acceleration erreicht einen Durchsatz von 40 Gbit/s, sie integriert unter anderem eine programmierbare Packet Parsing Engine, CRCErzeugung für Fibre Channel over Ethernet (FCoE), iSCSI und das Stream Control Transmission Protocol (SCTP) sowie einen Prüfsummengenerator für die ein- und ausgehenden Datenpakete von TCP/UDP/IP. Eine weitere Funktionsbaugruppe darin unterstützt das IEEE-1588-Protokoll in der Version 2 für eine präzise zeitliche Synchronisation der Datenpakete nach dem Zeitstempel-Verfahren. Eine Besonderheit stellt die DMA/RAID Engine dar, sie bietet neben der Steuerung eines achtkanaligen DMA-Zugriffs eine „RAID-5 XOR“-Beschleunigung, eine Funktionsbaugruppe für die bei RAID-6 erforderlichen P+QGalois-Berechnungen und einen Beschleuniger für den Prozess der De-Duplikation, mit dem verhindert wird, dass Daten unnötigerweise doppelt abgespeichert werden.

Genutzt werden soll die auf einem Chip konzentrierte Rechenleistung nach den Vorstellungen des Unternehmen in High-end-Kommunikationssystemen, Security-Systemen für „Wireline“ und „Wireless“, Ethernet- und Speicher-Netzwerken sowie in „Data Centers“ für „Load Balancing“ und die Beschleunigung der internen Kommunikation. jw

Links
[1] Broadcom Corporation – www.broadcom.com
[2] NetLogic Microsystems – www.netlogicmicro.com
[3] Altera Corporation – www.altera.com
[4] RMI Corporation – www.rmicorp.com

Dr. Jens Würtenberg
ist verantwortlicher Redakteur der Elektronik für die Bereiche Kommunikation und Datennetze, Automatisieren sowie Multimedia.

jwuertenberg@elektronik.de

Siehe auch:

10-Gbit/s-Ethernet: Die zweite Generation

1. Neue Rechnerstrukturen für die Kommunikation
2. Am Anfang steht der PHY
3. Autor
4. Neue Rechnerstrukturen für die Kommunikation
5. Neue Rechnerstrukturen für die Kommunikation