Hohe Speicherdichte und kostgengünstig
3D-CCDs als HBM-Ersatz in KI-Umgebungen
Imec demonstriert auf dem IEEE International Memory Workshop (IMW) 2026 eine Weltneuheit: die erste 3D-Implementierung eines CCD-Speichers mit IGZO-Kanal (Indium-Gallium-Zink-Oxid).
Der funktionsfähige 3D-CCD-Speicher (Charge Coupled Device) besteht aus vertikalen Speicherlöchern, die durch einen Stapel von drei Wortleitungen gebohrt wurden und als Phasengatter dienen. Der Durchmesser der Speicherlöcher liegt bei 80 bis 120 nm. Die Übertragung von Ladungen (aus denen die Bits bestehen) über die Gatter konnte bei einer Übertragungsgeschwindigkeit von über 4 MHz demonstriert werden. Weil der CCD-Bausteins ähnlich gefertigt wird wie ein 3D-NAND-Flash-Seicher, lässt er sich kostengünstig mit Speicherkapazitäten herstellen, die die von DRAMs übertrifft. Das macht den blockadressierbaren 3D-CCD-Baustein zu einem attraktiven CXL-Typ-3-Pufferspeicher (Compute Express Link) für den Einsatz im KI-Umfeld, wo mehrere Prozessoren über einen CXL-Switch mit hoher Bandbreite verbunden werden.
DRAM-basierte Speichertechnologien geraten zunehmend an ihre Grenzen. Denn einerseits verlangt die KI nach höheren Speicherkapazitäten, andererseits fallen die Kosten pro Bit nicht mehr entsprechend Moore´s Law in dem bisher bekannten Maße. Deshalb suchen die Speicher-Chip-Hersteller nach alternativen, kostengünstigeren Speichern, die DRAMs und DRAM-basierten High-Bandwidth-Memory (HBM) für KI-spezifische Workloads zumindest ergänzen können.
Neue Speicherschnittstellen – neue Chancen
Parallel dazu sind neue Speicherschnittstellen entstanden, die im Vergleich zu herkömmlichen DDR-Bussen (Double Data Rate) eine effizientere Nutzung der Hauptspeicherressourcen ermöglichen. Eine davon ist CXL, ein Speicherprotokoll, das darauf ausgelegt ist, mehreren Prozessoren über einen CXL-Switch mit hoher Bandbreite große Speicherpools zur Verfügung zu stellen. Diese sogenannten CXL-Typ-3-Pufferspeicher weisen andere Spezifikationen als DRAMs auf. Damit öffnen sich neuen Speichertechnologien interessante Möglichkeiten.
(a) Darstellung des Pulsierungsschemas über 3 Gates für den seriellen Ladungstransfer in einem 3D-CCD-Speicher auf Basis von 3 Wortleitungen; (b) Schematische Darstellung des 3D-CCD-Betriebs, die den Elektronentransfer durch die Bildung und Verschiebung von Potentialmulden unter den Gates zeigt.
Im Jahr 2024 hatte imec das 3D-CCD mit einem IGZO-Kanal konzeptionell vorgestellt – das vielversprechende Aussichten für den Einsatz als CXL-Typ-3-Pufferspeicher bietet – und den Speicherbetrieb auf einem 2D-Proof-of-Concept demonstriert.
Die Abmessungen sind mit 3D-NAND vergleichbar
»Der CCD-Baustein lässt sich in eine 3D-NAND-Flash-String-Architektur integrieren und sich damit kostengütig mit Kapazitäten fertigen, die weit über die von DRAMs hinausgehen«, sagt Maarten Rosmeulen, Programmdirektor für Speicher bei imec. »Wir zeigen nun erstmals eine funktionsfähige 3D-Implementierung mit einer 3-Word-Line-Struktur, bei der vertikale IGZO-Kanäle mit Abmessungen erreicht werden, die mit denen von 3D-NAND vergleichbar sind.«
In dem 3D-Bauelement sind die CCD-Register – oder Strings – in vertikal ausgerichtete Stecker integriert, die mithilfe eines von 3D-NAND inspirierten Punch-and-Plug-Verfahrens durch den Stapel aus drei Wortleitungen gebohrt werden. Die horizontalen Wortleitungen fungieren als Gates und bestimmen eine Reihe von Bits in jedem String. Diese Bits basieren auf Ladungen, die mithilfe eines gepulsten Spannungsschemas seriell über die Gates übertragen und gespeichert werden können.
(a) I-f-Kennlinien von 7 Bauelementen mit unterschiedlichen Durchmessern der Speicherlöcher (MH), gemessen bis zu 4 MHz; (b) die Anzahl der pro Zyklus übertragenen Elektronen, ermittelt aus der Steigung der entsprechenden I-f-Kurven.
Unbegrenzte Lebensdauer, langer Datenerhalt
»Wir erreichen eine zuverlässige Ladungsübertragung entlang des vertikalen IGZO-Kanals bei Geschwindigkeiten von über 4 MHz«, so Maarten Rosmeulen hinzu. »Pro Zyklus werden einige Tausend Elektronen übertragenen, was für die Speicherung eines Bits oder sogar mehrerer Bits in realen Speicheranwendungen ausreicht. Im Gegensatz zu byte-adressierbarem DRAM ist unser 3D-CCD-Bauteil für den Datenzugriff auf Blockebene ausgelegt, was für moderne KI-Workloads besser geeignet ist. Die CCDs zeichnen sich durch unbegrenzte Lebensdauer und die durch das IGZO-Kanalmaterial gewährleisteten langen Datenerhalt aus. Zudem lassen sie sich – weil ladungsbasiert – bei niedrigen Spannungen betreiben. Damit sind die 3D-CCDs gut für den Einsatz als Pufferspeicher geeignet.«
Jetzt konzentrieren sich die Ingenieure des imec darauf, die Anzahl der Wortleitungen zu erhöhen und die Auslesestufe zu optimieren. »Gemeinsam mit unseren Industriepartnern können wir jetzt die 3D-CCD-Technologie auf die nächste Stufe heben und ihr Potenzial für KI-Speicheranwendungen voll auszuschöpfen.«