Die Öffnung des Signalauges – Qualitätsmerkmal für High-Speed-Verbindungen und wie sie bei RapidIO gewährleistet werden kann
Sicherung der Signalqualität mit RapidIO
Fortsetzung des Artikels von Teil 3
Leiterplatten-Design: „Schallgrenze“ 300 MHz
Ganz allgemein sind beim Leiterplatten-Design Faktoren wie Rauschen und mögliche Unterbrechungen der Board-Versorgungsspannung, Signalausgänge lokaler Regler, die Taktgenerierung und -verteilung sowie die Entstörung zu berücksichtigen. Darüber hinaus wird die Signalintegrität auch von Faktoren wie dem Leiterplattensubstrat, Chip-zu-Chip-Verbindungen, Board-zu-Board- und Board-zu-Backplane-Verbindungen, Board-Stackup und Impedanzsteuerung sowie von Rack-Verbindungskabeln und Anschlüssen beeinflusst.
Für den Betrieb mit einer Frequenz über 300 MHz ist eine Überarbeitung der Design-Richtlinien ratsam, die für Leiterplatten-Layouts mit niedrigeren Frequenzen gelten. So müssen unbedingt jene Faktoren berücksichtigt werden, die sich aufgrund der sich an die Platinen-Abmessungen annähernden Wellenlänge ergeben. Dies gilt nicht nur für die Wellenlänge der Grundfrequenz, sondern auch für alle Oberschwingungen, aus denen sich die gesamte Wellenform im Frequenzbereich aufbaut.
Jobangebote+ passend zum Thema
FR4-Material ist zwar weiterhin als Substrat geeignet, allerdings müssen bei höheren Frequenzen die dielektrische Leitfähigkeit und der dielektrische Verlustfaktor einkalkuliert werden. Daher spielt die durchkontaktierte Leiterplatte eine zunehmend wichtige Rolle, da sich für dickere Platinen und Backplanes aus der bei niedrigeren Frequenzen vernachlässigbaren Länge der Durchkontaktierung eine Fehlanpassung ergibt. Im Anschluss an die Layout-Entwicklung sollte eine Simulation durchgeführt werden, um Routings mit nicht optimaler Signalintegrität und Crosstalk-Bereiche zu identifizieren. Alle Hersteller sollten zur Erstellung eines HSpice-Modells der E/A-Zellen aufgefordert werden, um eine spätere Modellierung und Layout-Analyse zu ermöglichen.
Störquellen auf der Leiterplatte
Beeinträchtigungen der Signalintegrität auf der Leiterplatte selbst sind auf einen High-Speed-Prozessor-Bus, Hochgeschwindigkeits-Speicherschnittstellen, Nebentakte und Taktrauschen sowie auf diverse Quellen für Leiterplatten-Störrauschen zurückzuführen. Dazu zählen asymmetrische (single-ended) Parallelbusse, Leistungsverteilung, Impedanzanpassung, Ground-Bounce und Crosstalk. Einige der Probleme im Hinblick auf die Signalintegrität lassen sich mithilfe von Serial RapidIO lösen. Bei RapidIO handelt es sich um einen bewährten offenen Standard für Chip-zu-Chip-, Board-zu-Board- und Chassis-zu-Chassis-Verbindungen.
RapidIO ist eine Punkt-zu-Punkt-Verbindung mit Packet-Switching, die für die Anforderungen aktueller und zukünftiger eingebetteter Anwendungen entwickelt wurde. So definiert die physikalische Schicht der Serial-RapidIO-Spezifikation für 1×/4× eine Verbindung mit Duplex-Betrieb zwischen Geräten mit unidirektionalen Differenzsignalen. Darüber hinaus ermöglicht sie eine Gruppierung von vier seriellen Links für Anwendungen, bei denen eine höhere Datenübertragungsleistung erforderlich ist. Die Spezifikation definiert zudem ein Protokoll für die Verwaltung der Verbindungen (Link Layer) in der Hardware und einen Pakettransport über den Link.
Die Architektur von RapidIO-Systemen umfasst Verarbeitungselemente für Endpunkte und Switch-Fabrics zur Anbindung der Endpunkte. Man stelle sich die Endpunkte als Empfängeradressen für Postsendungen vor. Der Switch steht in diesem Fall für die Postfiliale, die Pakete in Empfang nimmt und diese dem letztendlichen Empfänger zustellt. Die RapidIO-Architektur setzt sich zusammen aus einer mehrschichtigen Hierarchie von Spezifikationen für die verschiedenen Schichten der Verbindung: pysikalische Schicht, Verbindungsebene, logischer und allgemeiner Transport usw. Die physikalische Schicht des RapidIO-Protokolls wird von einem auf dem Chip integrierten SerDes (Serializer/ Deserializer) verwaltet. Die SerDes-Eigenschaften haben einen gewissen Einfluss auf die Signalintegrität, der bei der Erstellung des Leiterplatten-Layouts für das Hardware-Design zu berücksichtigen ist.
- Sicherung der Signalqualität mit RapidIO
- Sicherung der Signalqualität mit RapidIO
- Sicherung der Signalqualität mit RapidIO
- Leiterplatten-Design: „Schallgrenze“ 300 MHz
