KI-Chip erweitert das Leistungsspektrum
F&S: CoMs mit zusätzlichem dediziertem KI-Beschleuniger
Bei Computer-on-Modules (CoMs) für industrielle Anwendungen liegen Arm-SoCs, Edge-KI-Fähigkeit und energieeffizientes Design im Trend. F&S Elektronik Systeme geht darauf mit neuen SMARC-Modulen ein, die ein i.MX-95-SoC von NXP und zusätzlich einen KI-Beschleuniger von Kinara integriert haben.
Andreas Kopietz, Key Account Manager bei F&S, erläutert die Hintergründe.
Markt&Technik: Welche Trends zeigen sich derzeit bei CoMs?
Andreas Kopietz: Während bei CoMs auf x86-Basis weiterhin hohe Rechenleistung und die Nutzung moderner High-Speed-Schnittstellen wie PCIe Gen4/Gen5 im Vordergrund stehen – exemplarisch etwa beim COM-HPC-Standard –, entwickeln sich Arm-basierte CoMs deutlich in Richtung offener Industriestandards wie SMARC und OSM. Der Fokus liegt hier auf klar definierten Pinouts, möglichst normierten Power-Domains sowie der breiten Unterstützung relevanter High-Speed-Interfaces wie PCIe, MIPI CSI/DSI und eDP/LVDS. Ziel ist eine skalierbare Plattform mit langfristiger Verfügbarkeit und minimalem Redesign-Aufwand bei SoC-Wechseln.
Der Einsatz von Edge AI wird auch in der Industrie immer wichtiger. Moderne CoMs integrieren NPUs, GPUs oder DSPs für lokale KI-Inferenz, was die Anforderungen an Speichergröße deutlich erhöht. Während klassische Designs mit <1 GB RAM auskamen, sind heute mehrere GB LPDDR4/4X oder LPDDR5 sowie größerer Flash-Speicher (eMMC, QSPI, optional NVMe) erforderlich – etwa für KI-Modelle, Linux-Stacks und OTA-Updates.
Gleichzeitig bleibt Energieeffizienz ein zentrales Thema: gefragt sind CPUs mit ausgefeiltem Power-Management, mehreren Sleep-States und getrennten Rechendomänen, um möglichst lüfterlose Designs bei industriellen Temperaturbereichen bis zu 105 °C zu ermöglichen. Entscheidend ist dabei weniger maximale CPU-Leistung, sondern eine ausgeklügelte Architektur und Halbleiter-Fertigungsprozesse bis herunter zu 5 nm, welche minimale Leistungsaufnahme und Junktion-Temperaturen bis 125 °C ermöglichen.
Jobangebote+ passend zum Thema
Weniger als Trend, aber aktuell stellen die Speicherallokation und drastisch steigende Preise die größte Herausforderung dar: Moderne KI-Workloads erfordern deutlich mehr RAM für Modelle, Tensors und Frameworks sowie größeren nichtflüchtigen Speicher für Images, Container und OTA-Updates. Weil Speichergröße und -typ direkten Einfluss auf Stromaufnahme, Bootzeit, Stückkosten und thermisches Verhalten haben, müssen Entwickler die Ausstattung sorgfältig zwischen Performanceanforderungen, Energieeffizienz und aktuell steigenden Systemkosten ausbalancieren.
Welche Vorteile haben Arm-SoCs wie der i.MX 95 von NXP für Embedded-Anwendungen?
Der i.MX 95 positioniert sich als High-End-Arm-SoC für industrielle Embedded-Systeme, bei denen Rechenleistung, High-Speed-Interfaces, funktionale Sicherheit und Security gleichermaßen relevant sind. Im Vergleich zu vielen anderen Arm-SoCs kombiniert er mehrere Eigenschaften, die sonst oft nur isoliert verfügbar sind.
Als Architektur bietet der i.MX 95 eine klare Trennung von Applikations-, Echtzeit- und Sicherheitsdomänen. Sechs Cortex-A-Kerne für komplexe OS-Workloads werden durch einen M7- sowie einen M33-Cortex-M-Kern für deterministische Echtzeitaufgaben ergänzt. Diese Trennung ist hardwareseitig umgesetzt und nicht nur softwarebasiert, was eine saubere Koexistenz von HMI, Kommunikation und sicherheitskritischer Steuerung ermöglicht.
Ein zentrales Differenzierungsmerkmal ist die integrierte Sicherheitsarchitektur. Mit Hardware-Root-of-Trust, Secure Boot, Lifecycle-Management und der EdgeLock Secure Enclave adressiert der i.MX 95 Sicherheitsanforderungen deutlich umfassender als viele vergleichbare Arm-SoCs. Security-Funktionen sind nicht optional, sondern integraler Bestandteil der Plattform und auf industrielle Normen und zukünftige regulatorische Anforderungen ausgelegt.
Auch auf Systemebene zeigt sich der Vorteil: Der i.MX 95 ist auf skalierbare Speicherarchitekturen ausgelegt und unterstützt große RAM-Konfigurationen sowie leistungsfähige Flash-Speicher, was ihn besonders für Edge-AI-, Gateway- und komplexe HMI-Anwendungen geeignet macht. Das konfigurierbare Power-Management ermöglicht eine klare Kontrolle über Leistungsaufnahme und thermisches Verhalten.
Besonders erwähnenswert sind ebenfalls das LAN-Interface mit bis zu 10-Gbit-Ethernet sowie 2x PCIe Gen 3.0.
Auch Betriebssysteme wie beispielsweise Ubuntu und Debian, die früher nur bei PCs im Einsatz waren, sind im i.MX 95 lauffähig und kombinieren optimale Performance und sehr einfache, Paket-basierte Installation.
Die SoCs der Serie i.MX 95 haben NPU, GPU und ISP integriert, so dass sie KI- und ML-Modelle ausführen können. Welche Möglichkeiten bzw. welche KI-Leistung bieten sie diesbezüglich?
Das ist richtig, allerdings bedeutet die Integration von NPU, GPU und ISP in der i.MX-95-Serie nicht automatisch, dass beliebige KI- oder ML-Workloads effizient ausgeführt werden können. Entscheidend ist vielmehr, welche Aufgaben auf welchen Beschleuniger abgebildet werden und wie gut diese in die Gesamtarchitektur eingebettet sind.
Die NPU ist der primäre Beschleuniger für klassische Inference-Workloads auf Basis von CNNs und vergleichbaren Netzen. Sie ist auf INT8-optimierte Modelle ausgelegt und bietet damit eine deutlich bessere Performance-pro-Watt als eine CPU- oder GPU-basierte Ausführung. Typische Einsatzszenarien sind Objekterkennung, Klassifikation oder einfache Segmentierung, bei denen eine deterministische Latenz und geringe Leistungsaufnahme wichtiger sind als maximale Modellkomplexität.
In Verbindung mit dem eIQ-AI-Software-Stack von NXP lassen sich Modelle aus gängigen Frameworks wie TensorFlow Lite oder ONNX effizient auf die Hardware abbilden. Damit eignen sich i.MX-95-SoCs hervorragend für Edge-Anwendungen mit niedriger Latenz, hoher Zuverlässigkeit und lokaler Datenverarbeitung.
Die Arm-Mali-GPU ist dagegen nicht als dedizierter KI-Beschleuniger zu verstehen. Sie lässt sich für bestimmte ML-Operationen oder für Vor-/Nachverarbeitungsschritte nutzen, ist aber primär für überragende Grafikperformance und somit für HMI-Aufgaben optimiert. KI-Inference in der GPU ist möglich, jedoch meist weniger energieeffizient und stärker von Software-Frameworks abhängig als in der NPU.
Der ISP selbst führt keine KI-Modelle aus, spielt aber eine zentrale Rolle im Datenpfad von Vision-Anwendungen. Er übernimmt Bildaufbereitung wie Demosaicing, Rauschunterdrückung, HDR oder Skalierung und reduziert damit die Rechenlast für CPU und NPU erheblich. Erst durch diese Vorverarbeitung wird eine effiziente KI-Pipeline möglich.
In Summe bietet die i.MX-95-Plattform eine arbeitsteilige KI-Architektur: ISP für effiziente Sensordatenaufbereitung, NPU für energieeffiziente Inference sowie CPU/GPU für Steuerungslogik, Vor-Nachverarbeitung und Visualisierung.
Die tatsächlich erreichbare KI-Leistung, auf dem Papier 2 TOPS, hängt daher weniger von der bloßen Integration der Beschleuniger ab, sondern von Modellarchitektur, Quantisierung, Speicheranbindung und Software-Toolchain. Die Stärke des i.MX 95 liegt in einer balancierten, industrietauglichen KI-Pipeline, nicht in maximaler Rohleistung.
Ergänzend zur KI-Architektur adressiert die i.MX-95-Serie auch zukünftige Sicherheitsanforderungen, besonders im Hinblick auf Post-Quantum-Kryptografie (PQC). Der i.MX 95 ist darauf ausgelegt, Produkte über lange Lebenszyklen hinweg abzusichern – auch gegenüber Angriffsszenarien, die durch leistungsfähige Quantencomputer realistisch werden könnten.
Zentral ist hierbei die EdgeLock Secure Enclave von NXP, die als isolierte Security-Domäne für Schlüsselmanagement, Secure Boot, sichere Firmware-Updates und kryptografische Operationen fungiert. Neben klassischen Algorithmen wie RSA und ECC ist die Plattform bereits auf krypto-agile Konzepte ausgelegt und unterstützt die Integration quantenresistenter Verfahren. Dazu zählen vor allem PQC-Algorithmen aus der NIST-Standardisierung wie ML-KEM (ehemals Kyber) für Schlüsselaustausch und ML-DSA (ehemals Dilithium) für Signaturen – entweder nativ oder über hybride Verfahren in Kombination mit klassischer Kryptografie.
Für Embedded-Systeme ist dabei weniger die rohe Rechenleistung entscheidend als die sichere und performante Integration dieser Algorithmen in das Gesamtsystem. PQC-Verfahren benötigen deutlich größere Schlüssel und mehr Speicherbandbreite als ECC, was Auswirkungen auf Bootzeiten, OTA-Updates und Kommunikationsprotokolle haben kann. Durch die Auslagerung sicherheitskritischer Operationen in die Secure Enclave lassen sich diese Herausforderungen kontrollieren, ohne CPU- oder KI-Ressourcen unnötig zu belasten.
Im Zusammenspiel mit Secure Boot, Hardware Root of Trust und signierten OTA-Updates ermöglicht der i.MX95 damit eine zukunftssichere Sicherheitsarchitektur, die regulatorische Anforderungen (z.B. CRA) ebenso berücksichtigt wie langfristige Bedrohungsmodelle. Wichtig ist: Post-Quantum-Security wird hier nicht als isoliertes Feature verstanden, sondern als Bestandteil eines durchgängigen Lifecycle-Security-Konzepts – von der Erstinbetriebnahme bis zum Field-Update.
Insgesamt ergänzt die PQC-Readiness die KI-Pipeline des i.MX 95 auf sinnvolle Weise: Während ISP, NPU und GPU eine effiziente Edge-KI ermöglichen, stellt die EdgeLock-Architektur sicher, dass Modelle, Daten und Updates auch langfristig vertrauenswürdig bleiben. Genau diese Kombination aus balancierter KI-Leistung und nachhaltiger Sicherheit unterscheidet den i.MX 95 von rein auf TOPS optimierten Plattformen.
Die SMARC-Module von F&S haben jeweils einen i.MX-95-Baustein (mit der NPU »eIQ Neutron N3-1024S«) und zusätzlich einen KI-Chip von Kinara integriert, seit kurzem eine NXP-Tochter. Welche Möglichkeiten eröffnet die zusätzliche Integration des KI-Bausteins von Kinara?
Für viele Edge-KI-Anwendungen reicht die integrierte NPU des i.MX 95 vollkommen aus, besonders für klassische Inference-Workloads wie Objekterkennung, Klassifikation oder hybride CNN-/Attention-Modelle mit begrenzter Modellgröße. Durch die zusätzliche Integration eines dedizierten KI-Beschleunigers von Kinara erweitert sich das Leistungsspektrum der SMARC-Module jedoch signifikant.
Der AI-Prozessor »Ara-2« von Kinara stellt eine deutlich höhere KI-Rechenleistung von bis zu 40 eTOPS bereit und ist speziell für Attention-lastige Workloads optimiert. Die zusätzliche Rechenleistung ermöglicht den effizienten Einsatz anspruchsvoller KI-Modelle, darunter größere Transformer-basierte Architekturen mit Self- und Cross-Attention, multimodale Modelle zur kombinierten Verarbeitung von Bild-, Audio- und Sensordaten sowie auch generative KI-Ansätze und ausgewählte Large-Language-Model- (LLM-) Derivate direkt an der Edge.
Im Vergleich zu klassischen CNN-basierten Netzen profitieren vor allem Transformer-Modelle von der hohen Parallelität und Speicherbandbreite des Beschleunigers, weil Attention-Mechanismen hohe Anforderungen an Matrix-Multiplikationen und Data-Traffic stellen.
Darüber hinaus eröffnet die Rechenleistung des Ara-2 den Einsatz moderner Vision-Frameworks wie YOLO (z.B. für Objekterkennung, Tracking oder Zonenüberwachung) in deutlich höheren Auflösungen, mit geringeren Latenzen und komplexeren Modellausprägungen. Auch neuere, hybride Architekturen, die CNN-Backbones mit Transformer-Blöcken kombinieren, lassen sich damit effizient ausführen und ermöglichen robuste Echtzeit-Inference selbst bei anspruchsvollen Szenarien wie Mehrkamera-Setups oder dynamischen Umgebungsbedingungen.
Gleichzeitig entlastet der Ara-2 den Hauptprozessor erheblich. Während der i.MX 95 weiterhin für Applikationslogik, Kommunikation, Echtzeitfunktionen, Safety-/Security-Domänen und HMI zuständig ist, übernimmt der Kinara-Chip die rechenintensive KI-Inference inklusive Vor- und Nachverarbeitung der Modelldaten. Diese arbeitsteilige Architektur führt zu einem sehr guten Performance-pro-Watt-Verhältnis.
Die lokale Datenverarbeitung ohne Cloud-Abhängigkeit unterstützt dabei sowohl Datenschutz- und Compliance-Anforderungen als auch deterministische Latenzen. Dadurch eignet sich die Plattform besonders für industrielle, medizinische und sicherheitsnahe Edge-Anwendungen, in denen Verfügbarkeit, Reaktionszeit und Datenhoheit entscheidende Kriterien sind.
Neben einem integrierten SMARC-Modul mit i.MX 95 und Ara-2 on-board bieten wir noch eine weitere Option an. Kunden können unser Standard-SMARC95- oder SMARC8MP-Modul einsetzen und die Möglichkeiten des Ara-2 mit unserem eigenen Ara-2-M.2-Modul nutzen. Hierfür muss lediglich ein M.2-Slot mit M-Key auf dem Carrierboard vorgesehen werden.
Ist die zusätzliche Integration des KI-Bausteins von Kinara ein Alleinstellungsmerkmal der Modulserie SMARC95? Welche Alleinstellungsmerkmale bieten die Module abgesehen davon?
Die Integration eines dedizierten Kinara-KI-Bausteins stellt ganz klar ein Alleinstellungsmerkmal innerhalb der SMARC-Welt dar. Das SMARC-Modul FSSM95AI vereint leistungsstarke Applikationsverarbeitung mit echter Edge-AI-Beschleunigung in einem kompakten, industrietauglichen Design. Herzstück ist der NXP i.MX 95, der hohe Performance für industrielle Anwendungen und anspruchsvolle HMIs liefert. Ergänzt wird er durch den AI-Prozessor Ara-2, der speziell für moderne KI-Workloads wie generative KI, transformerbasierte Modelle und komplexe Inference optimiert ist.
Darüber hinaus bietet das Modul eine umfangreiche Ausstattung mit bis zu 16 GB LPDDR5, bis zu 128 GB eMMC sowie einer breiten Palette an Schnittstellen, darunter Gbit-Ethernet, USB 3.0 und OTG, PCIe, CAN-FD, UART, I2C, SPI und GPIO. Duale MIPI-CSI-Kameraschnittstellen und Display-Interfaces ermöglichen die Nutzung in Vision-Systemen und grafisch anspruchsvollen Anwendungen. Integrierte Sicherheitsfunktionen wie TPM 2.0 oder »EdgeLock SE050«, Tamper-Erkennung und eine RTC machen das Modul zur optimalen Plattform für smarte, vernetzte und sicherheitskritische Embedded-AI-Systeme.
Die i.MX-95-Bausteine haben die »EdgeLock Secure Enclave« integriert. Welche Möglichkeiten eröffnet sie in puncto Cybersecurity?
Die in den i.MX-95-SoCs integrierte EdgeLock Secure Enclave bildet die Grundlage für ein umfassendes, hardwarebasiertes Sicherheitskonzept. Sie stellt eine Root of Trust bereit, schützt kryptografische Schlüssel vor unbefugtem Zugriff und ermöglicht Secure Boot, sodass nur authentische und unveränderte Software ausgeführt werden kann. Zusätzlich bietet sie hardwarebeschleunigte kryptografische Funktionen für Verschlüsselung, Signaturen und Authentifizierung.
Wichtig ist jedoch, dass Cybersecurity nicht allein durch Hardware entsteht. Die EdgeLock Secure Enclave entfaltet ihr volles Potenzial erst im Zusammenspiel mit der Software. Dazu zählen sichere Bootloader, ein gehärtetes Betriebssystem, sichere Update-Mechanismen sowie der eIQ-AI-Software-Stack und weitere Entwicklungswerkzeuge von NXP und F&S. Erst diese Kombination aus Hard- und Software-Sicherheitsmechanismen ermöglicht ein ganzheitliches Security-Konzept über den gesamten Produktlebenszyklus hinweg.
Auch in puncto Safety haben die i.MX-95-Bausteine eigene Fähigkeiten. Welche sind das?
Die SoCs unterstützen Systemarchitekturen mit einer klaren Trennung zwischen sicherheitskritischen und nicht-sicherheitskritischen Funktionen, etwa durch getrennte Rechenkerne, Speicherbereiche und Peripheriepfade. Diese Trennung ist eine wesentliche Grundlage für die Umsetzung funktionaler Sicherheit gemäß IEC-61508, IEC-62304 oder vergleichbaren Normen.
Auf Hardwareebene verfügen die i.MX-95-Bausteine über integrierte Fehlererkennungs- und Überwachungsmechanismen, darunter ECC-geschützte Speicher, mehrstufige Watchdogs, Clock- und Voltage-Monitoring sowie Diagnosefunktionen für zentrale Systemkomponenten. Diese Mechanismen ermöglichen es, systematische und zufällige Fehler frühzeitig zu erkennen und definierte Safe States einzuleiten – ein Kernelement funktionaler Sicherheit.
Ein weiterer zentraler Aspekt ist die enge Verzahnung von Safety und Security. Nach dem Prinzip »no safety without security« lassen sich sicherheitsrelevante Funktionen nur dann zuverlässig umsetzen, wenn das System gleichzeitig gegen Manipulationen und unautorisierte Eingriffe geschützt ist. Die Sicherheitsarchitektur der i.MX-95-Familie – etwa durch Secure Boot, Hardware-Root-of-Trust und isolierte Security-Domänen – stellt sicher, dass Software unverändert und vertrauenswürdig ausgeführt wird und nicht durch Angriffe kompromittiert werden kann.
Darüber hinaus sind die SoCs gezielt auf die Zusammenarbeit mit Software für funktionale Sicherheit ausgelegt, etwa mit zertifizierten RTOS-Umgebungen oder Safety-Middleware. Dies unterstützt Entwickler bei der Umsetzung von Systemen, die funktionale Sicherheitsanforderungen bis hin zu höheren SIL- bzw. ASIL-Levels erfüllen können – abhängig von der Gesamtarchitektur, der Systemintegration und der gewählten Zertifizierungsstrategie des Endprodukts.
Inwieweit bieten die Module der Serie SMARC95 zusätzliche Safety- und Security-Funktionen über diese hinaus?
Die SMARC-Module von F&S gehen über die reinen SoC-Funktionen hinaus und bieten zusätzliche Safety- und Security-Optionen auf Modulebene. Dazu zählen optionale Security-Bausteine wie TPM 2.0 oder EdgeLock SE050, die eine sichere Schlüsselverwaltung und erweiterte Authentifizierungsmechanismen ermöglichen. Funktionen wie Tamper-Erkennung und eine batteriegepufferte RTC unterstützen darüber hinaus die Umsetzung sicherer Systemzustände und nachvollziehbarer Ereignisprotokolle.
Ein wesentlicher Mehrwert entsteht zudem durch die Systemkompetenz von F&S. Sicherheit wird bei uns nicht nur als Hardwaremerkmal verstanden, sondern als ganzheitliches Systemthema. Dazu gehören abgestimmte BSPs, sichere Boot- und Update-Konzepte sowie Unterstützung bei regulatorischen Anforderungen wie CRA, RED oder EN 18031. Damit bieten unsere Module eine belastbare Plattform für langfristig sichere, industrielle Embedded- und Edge-AI-Lösungen.
F&S auf der embedded world 2026: Halle 2, Stand 240
Lesen Sie mehr zum Thema
