Geringste Leckströme und parasitäre Kapazitäten
Fortsetzung des Artikels von Teil 1
Zustandsabhängige Wartungskonzepte
Bisher wurden Bauteile in kritischen Anwendungen nach festgelegten Zeitintervallen ausgetauscht. Nun ist es möglich, solche Bauteile genau dann auszuwechseln, wenn das Ende der Lebensdauer erreicht ist. Die Kosten für die Wartung von sicherheitsrelevanten Anlagen und Geräten können damit erheblich reduziert und optimiert werden.
Viele Anlagen in sicherheitsrelevanten Anwendungen werden vorbeugend nach einem festgelegten Wartungsplan gewartet. Dabei werden Module, die für die Sicherheit der Anwendung wichtig sind, nach einer festgelegten Betriebsdauer vorzeitig ausgewechselt. Demgegenüber erlaubt die „Sentinel Silicon“-Technologie das zielgerichtete Auswechseln von Modulen nach Bedarf im Rahmen eines zustandsabhängigen Wartungsplans. Der Zustand eines Moduls wird unter Verwendung der Informationen aus den „Sentinel Silicon“-Zellen ermittelt. Abhängig vom Ergebnis wird das Modul ausgewechselt. Die Wartungsabstände können damit erheblich verlängert werden, ohne die Sicherheit der Anwendung zu gefährden. Module werden nur dann ausgetauscht, wenn es notwendig wird.
Ein Vorteil dabei ist, dass Bauelemente, die durch andere Einwirkungen oder ungünstige Betriebsbedingungen schneller gealtert sind, dennoch rechtzeitig ausgewechselt werden können. Auch in sicherheitsrelevanten Anwendungen ist damit eine deutliche Erhöhung der Standzeit möglich. Die Verwendung von zwei oder mehreren redundanten Modulen, um in jedem Fall ein funktionierendes Modul zu haben, ist nicht notwendig. Ältere Module oder Ersatzteile, die bereits in Betrieb waren, können nach ihrer noch zur Verfügung stehenden Lebensdauer qualifiziert werden und wieder einer geeigneten Verwendung zugeführt werden.
Jobangebote+ passend zum Thema
Prognose für verschiedene Fehlermechanismen
Die „Sentinel Silicon“-Technologie beruht auf der Anwendung von Designprinzipien für den Entwurf von Teststrukturen, die Fehlermechanismen wie dielektrischen Durchbruch, Elektromigration etc. gezielt beschleunigen können. Diese Teststrukturen sehen während der Betriebsdauer die gleichen Umgebungsbedingungen wie die Schaltung auf dem Bauelement. Dadurch ist eine rechtzeitige Prognose von Ausfällen gewährleistet. Die Entwurfsparameter werden so gewählt, dass eine vorher bestimmte und kalibrierte Ausfallcharakteristik der Teststruktur erreicht wird. Ein Ausfall der Teststruktur zeigt dann eine bestimmte noch zu erwartende Lebensdauer an. Durch die unterschiedlich gestalteten, nebeneinander liegenden Teststrukturen können mehrere Zeitfenster und Fehlermechanismen gleichzeitig abgebildet werden. Die „Sentinel Silicon“-Zellen umfassen speziell auf den Halbleiterprozess abgestimmte aktive und passive Halbleiterstrukturen (Hard Macros) und werden innerhalb des aktiven Chip-Bereiches plaziert. Die IP (Intellectual Property) wird als komplettes Paket zur Integration in industrieübliche Tools für das Halbleiterdesign geliefert. Die gesamte Zelle ist bei Fertigung in einem 0,25-µm-CMOS-Prozess etwa 150 µm2 groß.
Es sind verschiedene Zellen verfügbar, die speziell die Einflüsse von elektrischer Aufladung und Einstrahlung (ESD), von Elektromigration, heißen Ladungsträgern sowie radioaktiver Strahlung erfassen können. Die Ausgänge können in bestehende JTAG-Ketten integriert werden, so dass die Zellen auf einfache Weise innerhalb einer BiST-Routine ausgelesen werden können. Damit kann der Nutzer die Information zu jedem gewünschten Zeitpunkt abrufen.
 | Dr. Eckardt Bihler hat langjährige Berufserfahrung in der Anwendung von Mikroelektronik in Industrie, Telekommunikation und Computer. Nach dem Studium der Festkörperphysik an der Universität Stuttgart war er bei IBM in Entwicklung und Produktion tätig. 2001 hat er Forturex gegründet, eine Marketing- und Vertriebsfirma für innovative Halbleitertechnologien und das Design von kundenspezifischen Bauelementen. E-Mail: eckardt.bihler@forturex.com |
 | Doug Goodman ist Chairman von Ridgetop Group, Inc., und hat mehr als 25 Jahre Erfahrung im Design rauscharmer Elektronik für die Messtechnik und in der Entwicklung von Werkzeugen für das IC-Design, u.a. bei den Firmen Tektronix, Delco Systems, Bunker Ramo Corp., Analogy, Opmaxx und Fluence Technology. Während seiner Tätigkeit in der Laboratory Instrument Division von Tektronix war er Mitglied des Patent-Komitees und zudem eine Zeit lang außerordentliches Mitglied der Fakultät der University of Arizona in Tucson. Er hat einen BS in Electronic Engineering an der California Polytechnic State University, San Luis Obispo, erworben und den Master an der University of Portland. E-Mail: doug@ridgetop-group.com |
 | Dr. Bert Vermeire ist als Chief Technical Officer (CTO) bei Ridgetop Group, Inc., verantwortlich für den Bereich Forschung und Entwicklung. Zuvor hat er als Chefentwickler wichtige Projekte zur Entwicklung fortschrittlicher Halbleiterprozesse und der BiST-Technologie sowie für den Schutz elektronischer Bauelemente vor radioaktiver Strahlung (radiation hardening) geleitet. Nach seinem Aufenthalt am IMEC in Belgien hat er den PhD an der Universität von Arizona, Tucson, erworben; er ist Autor von 27 technischen Veröffentlichungen. E-Mail: vermeire@ridgetop-group.com |
- Geringste Leckströme und parasitäre Kapazitäten
- Zustandsabhängige Wartungskonzepte
