Hochintegrierte Power-Modul-Alternative

Rauscharm und für Zynq-UltraScale+-RFSoC

11. November 2020, 10:03 Uhr | Heng Yang
MPS
Bild 1: MPS-Stromversorgung für das Zynq UltraScale+ RFSoC
© MPS
Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Modulreihe bietet großes Maß an Flexibilität

Aus einer Familie, die Bausteine mit 1, 2 und 3 A anbietet, stammt der MPM3606A für 21 V und 0,6 A. Diese Modulreihe bietet ein großes Maß an Flexibilität für das Spannungsversorgungs-Design. Die Leistungsfähigkeit dieses Referenzdesigns ist vollständig für die Xilinx-Anforderungen verifiziert. Bild 4 zeigt dazu die Spannungsverläufe der Ein- und Ausschaltsequenz.

MPS‘ Power-Modul-Serie MPM3695 mit integrierten Induktivitäten bietet vielfältige Lösungen, um FPGAs und ASICs zu versorgen. So ist der Ausgangsstrom der MPM3695-Serie skalierbar durch die Parallelschaltung von mehreren MPM3695-25 oder MPM3695-10. Verglichen mit diskreten POL-Lösungen bietet die MPM3695-Serie eine um bis zu 60 Prozent höhere Leistungsdichte. Durch die minimale Anzahl externer Komponenten wird das Platinenlayout und Leistungsstufendesign vereinfacht.

MPS
Bild 5: Lastsprung-Oszillogramm der Kernspannung
© MPS

Für eine erfolgreiche Arbeit sind nur geringe Kenntnisse über das Design von DC/DC-Wandlern und Kompensationsnetzwerken notwendig. Aufgrund der monolithisch integrierten Struktur des Power-IC, der angepassten integrierten Induktivität und modernster Verpackungstechnologie erreicht die MPM3695-Serie eine um 40 Prozent geringere Platinenfläche gegenüber konkurrierenden Power-Modulen.

Bild 5 und 6 zeigen die Lastsprungantwort eines 25-Prozent-Lastsprungs mit einer Steilheit von 100 A/µs sowie die Ausgangswelligkeit bei Volllast. Wie in den Bildern zu sehen ist, liegt die Ausgangspannungs-Abweichung unter ±3 Prozent während des Lastsprungs, und im eingeschwungenen Zustand liegt die Ausgangswelligkeit bei unter 10 mV.

MPS
Bild 6: Welligkeit der Kernspannung bei 50 A im eingeschwungenen Zustand
© MPS
MPS
Bild 7: Das höchst rauscharme Stromversorgungsmodul EVRF0102
© MPS

Power-Module für den ZCU1275

Bestandteil des Xilinx-Ultrascale+-RFSoC sind Hochgeschwindigkeits-A/D-Wandler (ADC) und D/A-Wandler (DAC), die höchst rauscharme Spannungen benötigen. Ein Schaltregler (SMPS) hat den Vorteil hoher Effizienz gegenüber traditionellen (Low-Dropout-) Linearreglern (LDO). Aufgrund seiner Schaltvorgänge erzeugt ein SMPS-Schaltwandler Welligkeit auf der Schaltfrequenz und seinen Oberwellen. MPS-Power-Module verwenden hier zweistufige CLC-Filter, um die Ausgangswelligkeit für die empfindlichen ADC- und DAC-Spannungen zu minimieren. Das EVREF0102A ist das Power-Modul für die HF-Datenwandler, entwickelt für das ZCU1275 Zynq UltraScale+ RFSoC Characterization Kit.

Für alle HF-A/D- und -D/A-Versorgungs- spannungen liegt die Ausgangswelligkeit unter 1 mV. Das EVREF0102A enthält fünf hocheffiziente Abwärts- Schaltreglermodule mit im Gehäuse integrierten Induktivitäten. Dies sind das MPM3833C, ein sehr kompaktes 6-V-3-A-Abwärtswandler-Power-Modul, und das MPM 3683-7, ein 16-V-8-A-Power-Modul. Beide enthalten eingebaute Schutzfunktionen mit Überstromschutz, Überspannungsschutz, Unterspannungsschutz und Übertemperaturschutz.

MPS
Bild 8
© MPS
MPS
Bild 9
© MPS

Verglichen mit traditionellen Linear-LDO-Lösungen erzeugt das EVREF0102A eine Effizienzverbesserung um 80 Prozent. Das analoge Power-Modul EVREF0102A erzielt zudem höchst rauscharme Spannungen und hält die Xilinx-Spezifikationen für die Hochgeschwindigkeitswandler ein. Dazu laufen die MPS-Power-Module im CCM-Betrieb und verwenden zusätzliche passive Ausgangsfilter. Passive CLC-Filter entstören die zwei sensitiven ADC-and DAC-Versorgungsspannungen. Kapazitive Filterung entstört die weiteren Versorgungsspannungen.

In den Bildern 8 bis 11 ist ein Vergleich zwischen traditionellen linearen LDO-Lösungen gegenüber MPS-Power-Modulen dargestellt. Ermittelt wurden die experimentellen Resultate im Xilinx-Labor an einem ZCU1275-Entwicklungs-Kit. Wie in den Bildern gezeigt, ist der Rauscheinfluss der MPS-Power-Module vergleichbar mit dem traditionellen Linear-LDO-Ansatz.

Heng Yang, Ph.D., ist Senior Applications Ingenieur bei MPS.

MPS
Bild 10
© MPS
MPS
Bild 11
© MPS

  1. Rauscharm und für Zynq-UltraScale+-RFSoC
  2. Modulreihe bietet großes Maß an Flexibilität


Lesen Sie mehr zum Thema


Das könnte Sie auch interessieren