Systemdesign für SiC-JFET-Module

Bild 8. Verlauf des Stromes ID = f(t) beim Einschalten des unteren Schalters ohne Vorstrom unter Variation der Gate-Source-Spannung im Aus-Zustand des oberen Schalters (UCC = 900 V, RG = 0 Ω, TJ = 25 °C). Mit der schrittweisen Erhöhung der negativen Vorspannung im Aus-Zustand von –22 V auf –17 V und damit der Reduzierung des Abstandes zur Abschnürspannung nimmt das parasitäre Einschalten zu.