Systemdesign für SiC-JFET-Module
28. Oktober 2014, 11 Bilder
Bild 3. Schaltung und das zugehörige Simulationsergebnis einer einfachen Halbbrücke, ausgestattet mit jeweils einem SiC-JFET. Dargestellt sind alle Strom- und Spannungsverläufe am oberen und unteren Schalter. Die Gate-Source-Spannung UGS,top am oberen Schalter steigt von –19 V in Richtung –8 V an, dieser schaltet parasitär ein (Verlauf IDS,top).