FPGA-Debugging mit Mixed-Signal-Oszilloskopen

Herkömmlicher Ansatz: Heraus-Routen der Testsignale

Weil das Prototyp-System nur zwölf Pins für Debugging-Zwecke hat, können nicht alle 45 Signale gleichzeitig nach außen geführt werden. Der herkömmliche Ansatz erfordert die nachfolgend aufgelisteten Einzelschritte (in Klammern ist der Zeitaufwand für das vorliegende Design angegeben). Die erforderliche Zeit hängt von der Komplexität des FPGA-Designs ab und davon, wie viele FPGA-Ressourcen dabei eingesetzt werden.

Jobangebote+ passend zum Thema

Ingenieur/Elektroingenieur/Elektrotechniker als Field Application Engineer

GEYER Electronic GmbH, Planegg

---

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Bei Designs, die mehr als die Hälfte der FPGA-Ressourcen einsetzen oder vom Timing her eng sind, steigt die notwendige Zeit für das Routing exponentiell an. Von der Größenordnung her kann das Routing dann 8 bis 24 Stunden dauern. Die grundsätzlichen Schritte für das Beispieldesign sind:

1. Die zwölf Signale auswählen, die gleichzeitig herausgeführt werden sollen (5 Minuten).
2. Den HDL-Code so bearbeiten, dass die Signale an einen der reservierten Pins fürs Debugging herausgeführt werden (15 Minuten).
3. Das Design synthetisieren (15 Minuten).
4. Das FPGA mit Hilfe der vom Hersteller gelieferten Software routen (1 Stunde).
5. Die Konfigurationsdatei in das FPGA laden.
6. Eine MSO-Prüfspitze mit einem Pin der Leiterplatte verbinden. In der Designdatei nachschauen, welches FPGA-Signal an diesem Pin anliegen sollte. Signalname in Klarschrift im MSO eingeben. Diesen Schritt für die anderen 11 zu prüfenden Signale wiederholen (zusammen 1 Stunde).

1. FPGA-Debugging mit Mixed-Signal-Oszilloskopen
2. FPGA-Debugging mit Mixed-Signal-Oszilloskopen
3. FPGA-Debugging mit Mixed-Signal-Oszilloskopen
4. Herkömmlicher Ansatz: Heraus-Routen der Testsignale