Bild 14. Das Chiplet-Konzept setzt auf kleinere Chips, die durch fortschrittliche 2,5D- und 3D-Packaging-Technologien wie CoWoS (Chip-auf-Wafer-auf-Substrat), InFO (integriertes Fan-out) und FOWLP (Fan-out-Package auf Wafer-Ebene) integriert werden.