Altera: MAX 10 CPLD-FPGAs für 1,50 Dollar in hohen Volumina

MAX-10-FPGAs
MAX-10-FPGAs

Altera kündigt die neue MAX-10-Familie an und bezeichnet sie als FPGAs. Schaut man aber ins Internet, sind sie unter den CPLD-Familien zu finden, und Shelly Davis, Director Strategic Marketing bei Altera, charakterisiert sie denn auch als Brücke zwischen CPLD und FPGA.

Die MAX 10 Familie stehe ab sofort mit dem gesamten Support-Paket, wie Quartus-II-Software, Evaluierungskits, Design-Beispiele, Dokumentation, Training und Design-Dienstleistungen, zur Verfügung, erklärt Davis, wissend, dass dies für die PLD-Industrie vollkommen untypisch ist, neigt sie doch dazu, zwischen Ankündigung und Verfügbarkeit oft ein, zwei Jahre ins Land gehen zu lassen.

Dass die Bausteine als FPGAs bezeichnet werden, aber unter den CPLDs eingruppiert sind, hat laut Davis folgenden Hintergrund: Die Bausteine sind wie typische CPLDs sofort betriebsbereit, weisen aber auch typische FPGA-Merkmale wie DSP-Funktionalität, Analogfunktionen, Speicher-Controller und Prozessorfunktionalität auf.

Die Bausteine werden mithilfe eines 55-nm-embedded-Flash-Prozesses von TSMC gefertigt, der auch den hohen Qualitäts- und Sicherheitsanforderungen der Automotive-Industrie entspricht. Zum Vergleich: Die vorherige MAX-V-Generation basiert auf einem 180-nm-embedded-Flash-Prozess. Laut Davis soll die Leistungsaufnahme mehrere 10 mW betragen.

Die MAX-10-Familie umfasst sieben Bausteine, die eine Komplexität von 2.000 bis 50.000 LEs (Logic Elements) und eine Speicherkapazität von 108 bis 1638 Kbit (Block-Memory) abdecken und darüber hinaus zwischen 96 und 512 KByte User-Flash enthalten. Darüber hinaus hat Altera die Bausteine mit 16 bis 144 18x18-Multiplizierern, mit ein bis vier PLLs, ein bis zwei 12-Bit-SAR-A/D-Wandlern, einem Temperatursensor (Diode, kurz TSD), bis zu 500 User I/Os (in acht Bänken), einem Leistungsregler und einer Schnittstelle zur Anbindung an externen Speicher ausgestattet. Beim kleinsten Baustein sind die Analogfunktionen (ADC und Temperatursensor) nicht verfügbar. Außerdem unterstützt die Speicherschnittstelle in den drei kleinsten Bausteinen nur externes SRAM, bei den großen kann der Entwickler zwischen SDR-SDRAM-, SRAM-, DDR3-, DDR2- oder LPDDR2-Speichern wählen. Die FPGAs verfügen darüber hinaus über zwei Flash-Speicher für die FPGA-Konfiguration. Dank dieses Flash-Speichers können die Bausteine in weniger als 10 ms konfiguriert werden. Altera hat zwei dieser Konfigurationsspeicher spendiert, um die Systemzuverlässigkeit zu erhöhen. Denn selbst wenn ein Upgrade schief geht, kann problemlos auf das Flash mit dem Factory-Image zurückgegriffen werden. Nicht benötigter Konfigurations-Flash kann wiederum als User-Flash genutzt werden. In die neuen MAX-10-Bausteine können Entwickler außerdem einen NIOS-II-Prozessorkern implementieren.

Laut Davis zielt Altera mit seinen neuen FPGAs auf den Industrie-, Automotive- und Kommunikationsmarkt. In all diesen Märkten könnten die Entwickler dank der hohen Integration der MAX-10-Komponenten ein deutlich einfacheres Board-Design realisieren und gleichzeitig ihre BOM-Kosten und ihren benötigten Leiterplattenplatz reduzieren (um bis zu 50 Prozent). Dank der sofortigen Betriebsbereitschaft eignen sich die FPGAs beispielsweise für System-Management-Funktionen und die Sequenzierung der Versorgungsspannungen für die anderen Bausteine auf dem Board.

Die Analogfunktionen (ADC, TSD) wiederum eignen sich für Anwendungen, in denen eine Systemüberwachung notwendig ist, dazu zählt z.B. eine Temperaturregelung oder HMIs mit Touch-Funktionalität. »Integrierte Analogblöcke verringern die Komplexität der Leiterplatte, verringern Latenzzeiten und ermöglichen flexiblere Abtastsequenzen, einschließlich einer simultanen 2-Kanal-Abtastung«, so Davis. Actel, jetzt Microsemi, hatte in der ersten Generation seiner SmartFusion-FPGAs ebenfalls einen 12-Bit-SAR-A/D-Wandler integriert, in der SmartFusion-2-Generation aber darauf verzichtet, weil es sich gezeigt hatte, dass die Funktionalität die Akzeptanz der Bausteine eher verringert als befördert. Jetzt vollzieht Altera denselben Schritt und schränkt damit die Einsatzmöglichkeiten der FPGAs ein. Doch aus Davis’ Sicht ist das nur eine Seite der Medaille. Der A/D-Wandler mit seiner Auflösung und seiner Sample-Rate mag nicht für jede Applikation/Kunden passen, aber er decke die große Mehrheit ab. »Mit der Integration kommen wir wichtigen Forderungen in den von uns adressierten Märkten nach: verringerte Systemkosten, höhere Zuverlässigkeit und verringerter Platzbedarf auf der Platine, und das bringt einen signifikanten Mehrwert«, so Davis abschließend.