Gigabit-Schnittstellen im Boardtest Mit dem integrierten FPGA testen

Moderne hochintegrierte Baugruppen besitzen immer mehr Hochgeschwindigkeits-Schnittstellen, die nicht mehr mit den herkömmlichen Standardtestverfahren geprüft werden können. Wie kann man die verschiedenen Schnittstellen trotzdem sinnvoll testen und qualitativ bewerten?

Um Folgekosten zu vermeiden, ist es besonders bei der Herstellung von Baugruppen wichtig, Fertigungs- oder Bauelementefehler möglichst früh zu finden. Für eine umfassende Testabdeckung der Baugruppe ist es bereits in der Planungs- und Entwicklungsphase wichtig, den Einsatz der optimalen Testverfahren zu berücksichtigen.

Das beste Verhältnis von Nutzen und (Kosten-)Aufwand ist hierbei in der Regel durch Kombination verschiedener Testverfahren zu erzielen. Nur so können unnötige Kosten in der Fertigung vermieden werden.

Die bekannten, grundlegenden Testverfahren wie zum Beispiel ICT (In Circuit Test), Flying-Probe-Test, automatische optische Inspektion und das Boundary-Scan-Testverfahren bieten – je nach Anforderung und Baugruppentyp – sehr gute Testabdeckungen direkt nach der Bestückung. Aber wie sieht es bei den Hochgeschwindigkeits-Schnittstellen einer modernen Baugruppe aus?

Bisherige Verfahren zum Testen von Gigabit-Schnittstellen

Eine etablierte Methode ist der Funktionstest. Dieses Verfahren hat auch heutzutage in bestimmten Anwendungsfällen Vorzüge, da viele Bestandteile einer modernen Baugruppe nur optimal mit einem Test unter voller Geschwindigkeit ausgeführt werden können. Jedoch stellt dieser Test hohe Anforderungen an die Testprogramm­erstellung und die Auswertung der Prüfergebnisse. Es muss sowohl das Wissen über die einzelnen Elemente einer Baugruppe als auch über die Ansteuerung (beispielsweise durch Mikroprozessoren, Mikrocontroller oder FPGAs) vorhanden sein. Darüber hinaus werden noch ein ausführendes Testsystem und eine nachfolgende Testauswertung benötigt, die für ein Produktionsumfeld geeignet sein muss. Ziel einer solchen Testauswertung ist in der Regel die genaue Diagnose auf Pin- oder Netzebene. Die Entwicklung ist oft sehr langwierig und teuer, da die Entwickler der Baugruppe selbst gefragt sind oder andere Dienstleister hohen Aufwand betreiben müssen, um ein optimales Ergebnis zu erreichen.