Solider Fortschritt an allen Fronten #####

Auf keine andere Halbleiter-Konferenz passt das Schlagwort „state of the art“ besser als auf die International Solid-State Circuits Conference in San Francisco. Im jährlichen Turnus bildet sie den F&E-Fortschritt in der Mikroelektronik marktnah ab, mit naturgemäß immer geringerem Vorlauf vor realen Produkten oder Technologien. Im Folgenden eine Auswahl der Highlights.

Druckversion

Solider Fortschritt an allen Fronten

von Werner Schulz

Auf keine andere Halbleiter-Konferenz passt das Schlagwort „state of the art“ besser als auf die International Solid-State Circuits Conference in San Francisco. Im jährlichen Turnus bildet sie den F&E-Fortschritt in der Mikroelektronik marktnah ab, mit naturgemäß immer geringerem Vorlauf vor realen Produkten oder Technologien. Im Folgenden eine Auswahl der Highlights.

Die International Solid-State Circuits Conference in San Francisco ist mehr als ein Trendbarometer, schildert sie doch in ihren zahlreichen Sessions den Fortschritt in den verschiedenen Kategorien der Mikroelektronik ziemlich detailliert. Gegliedert in zehn lose und pragmatisch sortierte Kategorien, geht es um Analogschaltungen, Datenwandler, Digitalschaltungen, Bildsensoren/ MEMS/Medizinelektronik/Displays, Speicher, HF-Schaltungen, Signalverarbeitung, Technologie-Entwicklungslinien sowie die drahtlose und drahtgebundene Kommunikation.

Beginnen wir mit der Kategorie „Digital“, also mit Prozessoren und Speichern, und da gleich mit einem Beitrag von IBM zum „Power6“-Prozessor. Dessen Dual-Core-Design auf Basis eines 65-nm-SOI-Prozesses mit zehnlagiger „low-k“-Kupferverdrahtung ist mit 5 GHz getaktet – ist also etwas für anspruchsvolle Applikationen. Mit einer Leistungsaufnahme von „unter 100 W“, die dank des aktiven dynamischen Power-Managements erreicht wird, ein eher genügsamer Prozessorbolide. 700 Mio. Transistoren auf einer Chipfläche von 341 mm2 sind da guter Standard. Power6 kommt, auch das mittlerweile Standard, mit skalierbarem Speicher-Subsystem. Da brilliert Intel weitaus effektiver mit seinem weithin besprochenen 1,28-Tera- FLOPS-NOC (Network on a Chip), einem 2D-Array mit 80 Gleitkomma-Prozessor- Kernen und paketvermittelnden Routern, die sich mit 4 GHz takten lassen. Alles im gängigen 65-nm-CMOS-Prozess auf einem 275-mm2- Chip untergebracht. Die Feinheiten: „mesochrone“ Taktung mit kleinteiligem „Gating“ (also Abschaltung nicht benötigter Logik durch eigene Transistoren), Schlafmodus und „Body-Biasing“ senken die Leistungsaufnahme der 100 Mio. Transistoren. Aber auch hier gilt: Unter 100 W ist das alles (noch) nicht zu haben (Bild 1). Vierfach-Prozessoren, wie das von Hitachi/ Renesas vorgestellte SoC (System on Chip) mit 4320 MIPS für eingebettete Applikationen und auch ein bei AMD weiter entwickelter Opteron in 65-nm-SOI-CMOS, kommen jetzt mit unabhängiger Taktung (auch mit Taktstopp) aller vier Kerne. Hitachi konzentriert sich mit 16,8 GFLOPS auf die Rechenleistung, während AMD mit Vorausblick auf die weitere Skalierung auch die thermischen Prozessvariationen einbezieht, unter anderem durch einen großzügigen SRAMCache.

Auch der neue Acht-Kern-Prozessor von Sun mit 64 Threads (ein „Niagara“- Sparc der zweiten Generation) verfolgt seine eigene Roadmap – mit 4 Mbyte L2-Cache, zwei 10G-Ethernet- Ports sowie acht FBDIMM-Ports – als zukunftsfähiger Hub für die breitbandige Kommunikation. Im üblichen Rahmen: das 65-nm-Layout mit einem 342 mm2 großen Chip (Bild 2). Einem gravierenden Störeffekt bei komplexen Prozessor-Architekturen, nämlich hochfrequenten Resonanzen innerhalb der Verteilung der Versorgungsspannung auf dem Chip, widmet sich eine bei Intel konzipierte „Supply Resonance Suppression“-Technik. Das ist eine aktive Dämpfung um 12,7 dB solcher Resonanzen zwischen 70 und 250 MHz. Das Ganze ist implementiert in 90-nm-CMOS.

Ähnliche Störeffekte durch Temperaturanstieg oder Überlastungen von Echtzeit- oder Media-Prozessoren durch eine momentan zu hohe Zahl von Operationen bekämpft Hitachi/ Renesas über einen integrierten Resource- Manager. Er weist jedem Prozessorkern die aktuell angemessene Bandbreite zu und gewinnt dadurch einen um 30 K erweiterten Arbeitsbereich.