Advanced Packaging

Große Chancen für Speicher-ICs

16. Februar 2022, 10:18 Uhr | Heinz Arnold
Die Entwicklung des Packaging-Marktes zwischen 2020 und 2026 für Speicher-ICs aufgeschlüsselt nach Speicher-Typ und nach Packaging-Typ. 
Die Entwicklung des Packaging-Marktes zwischen 2020 und 2026 für Speicher-ICs aufgeschlüsselt nach Speicher-Typ und nach Packaging-Typ. 
© Yole Développement

Advanced Packaging Techniken tragen entscheidend dazu bei, die Leistungsfähigkeit von DRAMs und NAND-Flash-ICs zu verbessern – und wachsen mit 9 bzw. 15 Prozent pro Jahr bis 2026.

Die aufstrebenden chinesischen Speicher-IC-Hersteller wie YMTC (NAND) und CXMT (DRAM) fahren die Produktion hoch. Außerdem wachsen Flip-Chip-DRAMs und das 3D-Stacking. Das bietet nach Ansicht der Analysten von Yole Développement große Chancen für das Advanced Packaging und die heterogene Integration.

Der gesamte Packaging-Markt für Speicher-ICs wächst von 2020 bis 2026 mit durchschnittlich 7 Prozent pro Jahr auf 19,8 Mrd. Dollar. 
Zwar wird auch 2026 noch die Wirebond-Technik – für diskrete Speicher-ICs und Multichip-Konfigurationen – den Packaging-Markt noch dominieren, doch die Flip-Chip-Gehäuse werden dann schon dicht folgen. 

»Die Zahl der Wafer für die Fertigung von Speicher-ICs wird von 35,5 Mio. Einheiten im Jahr 2020 bis 2026 mit durchschnittlich 6 Prozent pro Jahr auf 50 Mio. Einheiten steigen. Die Speicher-Packages werden im selben Zeitraum um 5 Prozent pro Jahr zulegen«, sagt Simone Bertolazzi, Ph.D. Senior Market & Technology Analyst, Memory von Yole.

Anbieter zum Thema

zu Matchmaker+
Der Anteil der IDMs (Integrated Device Manufacturers) und der OSATs (Outosurced Semiconductor Assembly und Test) am Packaging-Markt für Speicher-ICs. 
Der Anteil der IDMs (Integrated Device Manufacturers) und der OSATs (Outosurced Semiconductor Assembly und Test) am Packaging-Markt für Speicher-ICs. 
© Yole Développement

Der Umsatz mit Gehäusen für Speicher-ICs betrug 2013 rund 13 Mrd. Dollar, was 10 Prozent des Stand-Alone-Speichermarktes entspricht. »Zwischen 2020 und 2026 werden die NAND-ICs mit durchschnittlich 9 Prozent und die DRAMs mit 15 Prozent pro Jahr auf dann 92 bzw. 157 Mrd. Dollar wachsen«, erklärt Walt Coon, VP NAND und Memory Research der Semiconductor & Software Division von Yole. Mike Howard, VP DRAM und Memory Research der Semiconductor & Software Division von Yole ergänzt: »Gemessen am Packaging-Umsatz liegen die DRAMs mit einem Anteil von 63 Prozent vorne. Wire-Bond ist die dominierende Packaging-Technologie, die vor allem für DRAMs Einsatz findet, die in Mobilgeräte wandern.« 

Weil Moore´s Law auf monolithischer Ebene zunehmend an seine Grenzen kommt und neue Packaging-Technologien Einzug halten, kommen den Back-End-Prozessen eine immer größere Bedeutung zu. Verschiedene Halbleiterunternehmen sehen hier sogar größere Möglichkeiten, die Leistungsfähigkeit, die Packungsdichte sowie die Zahl der integrierten Funktionen zu erhöhen als über die Front-End-Prozesse durch monolithische Integration. 

Die heterogene Integration und Chiplet-Architekturen, für die neue Stacking- und Bonding-Techniken entwickelt werden, erweisen sich als entscheidendes Element, um die Leistungsfähigkeit von Computer-Systemen zu verbessern – etwa um Logik- und Speicher-Blöcke in engster Nachbarschaft zueinander zu platzieren. 

Wie sich die Gehäusetechnik für Speicher-ICs seit 1970 entwickelt hat und welche Advanced Packaging Technologien künftig dazu beitragen werden, die Leistungsfähigkeit der Speicher zu verbessern. 
Wie sich die Gehäusetechnik für Speicher-ICs seit 1970 entwickelt hat und welche Advanced Packaging Technologien künftig dazu beitragen werden, die Leistungsfähigkeit der Speicher zu verbessern. 
© Yole Développement

Auch die Stacking-Technologien, die dazu herangezogen werden, die Leistungsfähigkeit von Speichersystemen zu erhöhen, entwickeln sich schnell weiter. Vor allem die Datenübertragung zwischen dem Speicher und der Prozessoreinheit erweist sich als Flaschenhals. Ein Ausweg besteht in HBM-Speichern (High Bandwidth Memory), die jetzt im Markt eine zunehmend wichtigere Rolle spielen. Dazu werden DRAMs übereinandergestapelt und gebondet (3D-Stacking). Die Verbindung zwischen den ICs geschieht über die Through Silicon Vias (TSV). 

Derzeit beschäftigen sich die R&D-Abteilungen der Speicher-IC-Hersteller eifrig mit Hybrid Bonding. YMTC hatte laut Yole als erster Hybrid Bonding für NAND-Speicher unter dem Namen »XtackingTM 3D NAND« eingeführt. Allerdings würde eine Wafer-to-Wafer-Stacking-Technik eine tiefgreifende Umstellung des Produktionsprozesses erfordern. Das ist für Hersteller nicht gerade attraktiv, die bereits über sehr große Produktionskapazitäten verfügen. Deshalb gehen die Analysten davon aus, dass die alteingesessenen Hersteller zunächst ihre Strategie weiterverfolgen, die 3D-NAND-ICs monolithisch zu integrieren.   

Doch forschen alle Mitspieler intensive am Hybrid Bonding, um diese Technik für die nächste HBM-Generation einsetzen zu können. Die Analysten von Yole gehen davon aus, dass Hybrid Bonding über die nächsten fünf Jahre am Markt ankommen wird. Allerdings müssten dadurch noch einige technische Hürden genommen werden, um Ausbeuten zu erreichen, die für die Massenfertigung hoch genug liegen. 

 


Das könnte Sie auch interessieren

Verwandte Artikel

elektroniknet

TW Speicher altec Jun22