Schwerpunkte

PoL-KONVERTER

Maximale Power im μ-Bereich

15. Mai 2020, 11:01 Uhr   |  Benjamin Dirmhirn und Philip Lechner

Maximale Power im μ-Bereich
© Avnet Abacus

Für die Stromversorgung leistungshungriger Anwendungen ist das richtige PoL-Design entscheidend. Ein Whiteboard-Ansatz soll helfen.

Zu den leistungshungrigen Komponenten in Computersystemen gehören FPGAs, CPUs, ASICs, SoCs und jetzt auch neue ACAP (Adaptive Compute Acceleration Platform)-Bausteine, die Leistungsverbesserungen in anspruchsvollen Anwendungen versprechen, wie etwa Datenzentren, drahtgebundenen Netzwerken, drahtlosen 5G-Systemen, künstlicher Intelligenz und Fahrerassistenzsystemen in Kraftfahrzeugen.

Die Minimierung des Stromverbrauchs hat hohe Priorität, und bei digitalen Geräten steht sie in direktem Zusammenhang mit der Spannungsschwankung und den Datenraten. Infolgedessen sind die Versorgungsspannungen stetig von 5 V auf unter 1 V gesunken, wobei Unterabschnitte von Geräten separate Versorgungsschienen haben: Prozessorkerne zwischen 0,56 V und 0.88 V bei der nächsten Generation der 7-nm-Technologie, eine ähnliche Spannung für Block-RAM, 1,35 V oder 1,5 V für DDR-Speicher, 1,5 V für Hilfsfunktionen und 3,3 V und 5 V für Legacy-I/O. Durch die weitere SoC-Integration (System on Chip) kommen zusätzliche Spannungsanforderungen für DSP, Codecs und Video-/Grafikverarbeitung hinzu, und oft müssen mehrere, ähnliche Spannungen separat erzeugt werden, um Wechselwirkungen zu vermeiden, sodass sie einzeln aktiviert und die Stromversorgung sequenziert werden können.

Niedrige Spannungen bedeuten hohe Ströme für eine gegebene Leistung, wobei einige SoCs, FPGAs und Prozessorkerne jetzt mehr als 200 A ziehen. Andere Schienen können zwischen 1 A und 25 A für Speicher, SERDES und I/O-Spannungen liegen. Diese Schienen werden von Point-of-Load-(PoL)-Reglern von einer höheren Busspannung abgeleitet, typischerweise 5 V oder 12 V, wo der Strom für die aufgenommene Leistung viel niedriger ist. Systemdesigner erstellen ein Leistungs-Baumdiagramm, um die Anordnung zusammenzufassen (Bild 1).

Bild 1. Ein typischer »Power Tree« für ein Xilinx Zynq-7-Gerät.
© Avnet Abacus

Bild 1. Ein typischer »Power Tree« für ein Xilinx Zynq-7-Gerät.

Die Platzierung von PoL-Konvertern in der Nähe von Geräten wie FPGAs ist jedoch problematisch; ein typischer FPGA wie die Xilinx UltraScale-Reihe hat mehr als 1000 BGA-Anschlüsse und ist von unterstützenden Geräten für I/O sowie einem beträchtlichen Kühlkörper umgeben. Der Bauraum ist knapp, und die PoLs müssen dort platziert werden, wo es möglich ist, insbesondere bei Anwendungen mit kleinem Formfaktor wie FPGA-SoM-Karten und PCIe-Karten. Der ideale PoL ist daher hocheffizient und klein, ohne dass ein Kühlkörper erforderlich ist, und er hat eine geringe Bauhöhe, sodass er auf der Rückseite montiert oder sogar unter anderen Komponenten, wie zum Beispiel plattenmontierten Huckepack- oder Subplatinen, eingebaut werden kann.

Bild 2. PoL-Grundschema, einphasiger Typ.
© Avnet Abacus

Bild 2. PoL-Grundschema, einphasiger Typ.

Natürlich muss er auch unter statischen und dynamischen Lastbedingungen eine präzise Spannung liefern, über eine Ausgangssteuerung für Abschaltung und Sequenzierung verfügen und vollständig gegen Kurzschlüsse, Über- und Unterspannungen sowie Übertemperaturbeanspruchung geschützt sein. Moderne PoL-Bausteine verfügen auch über Kommunikationsfunktionen, typischerweise über einen I2C-Bus unter Verwendung von PMBus (Power Management Bus)-Befehlen, um die Baustein-Charakteristika einzustellen, zum Beispiel als einmalige Einstellung für Fehlererkennungs-Schwellenwerte oder sogar »on-the-fly« für die dynamische Steuerung der Ausgangsspannung zur Energieeinsparung. Der Bus kann auch PoL-Zustände wie Laststrom, Temperatur und Status signalisieren.

PoL-Grundlagen

Bild 2 zeigt einen einfachen PoL-Konverter. Q1 und Q2 werden abwechselnd geschaltet, um Laststrom zu liefern und die Induktivität L1 in der Einschaltperiode Q1 zu „laden“ und ihre Energie über Q2 an die Last während der Ausschaltperiode Q1 zu entladen. Controller IC1 tastet den Ausgang ab und steuert Q1 und Q2 mit pulsbreitenmodulierten Signalen an, um in Verbindung mit L1 und C2 eine Regelung der Ausgangsspannung zu erreichen. IC1 überwacht und erkennt auch anormale Zustände und integriert die Kommunikationsfunktion.

Die Auswahl der Komponenten ist ein Kompromiss; L1, C1 und C2 können bei höheren Schaltfrequenzen kleiner sein, aber dies führt zu mehr dynamischen Verlusten in Q1 und Q2, wodurch ein größerer Teil zur Wärmeableitung benötigt wird. Fortschritte in der MOSFET- Technologie ermöglichen heute jedoch den Betrieb im MHz-Bereich.

PoL-DESIGN – DER »ALTE« WEG

Komponenten in dem in Bild 2 dargestellten PoL sind diskret und könnten auf der Hauptplatine platziert werden. Das PoL-Design erfordert jedoch besondere Fachkenntnisse, und es ist schwierig, eine optimale Leistungsfähigkeit zu erzielen, wenn der PoL mit anderen Komponenten der Hauptplatine ver- mischt wird, was ebenfalls wertvollen Platz auf der Hauptplatine beansprucht. Es sind modulare PoLs verfügbar, die den Vorteil einer einzigen Komponente zur Beschaffung bieten und dem Kunden Konstruktions- und Qualifizierungsgemeinkosten sowie die Beschaffung, Lagerung und Platzierung mehrerer diskreter Komponenten ersparen.

Bild 3. Eine diskrete Implementierung eines 6A-PoL-Wandlers mit notwendigen Peripheriekomponenten ohne Eingangs-/Ausgangskondensatoren.
© Avnet Abacus

Bild 3. Eine diskrete Implementierung eines 6A-PoL-Wandlers mit notwendigen Peripheriekomponenten ohne Eingangs-/Ausgangskondensatoren.

Ältere Module beanspruchten jedoch einen ähnlichen Platzbedarf wie eine diskrete Lösung und waren teurer. Bei neueren Modulen wurden die diskreten Komponenten dagegen in kleinere Gehäuse mit einigen vertikalen Stapelanordnungen integriert, was zu echten Platzeinsparungen führte. SIP-Versionen beanspruchen wenig Platz, sind aber hoch und erfordern in der Regel Durchgangslötungen. Es sind auch Hybride erhältlich, die nur die Leistungskomponenten des PoLs umfassen, wobei der Controller separat auf der Hauptplatine, vielleicht auf der Rückseite, platziert ist, was zu einer gewissen Platzeinsparung führt. Bild 3 zeigt Komponenten in einer typischen diskreten Implementierung eines PoLs, die etwa 50 mm2 für 6 A Nennstrom beanspruchen. Eingangs- und Ausgangsfilterkondensatoren sind nicht enthalten, und MOSFET-Schalter sind in den Controller integriert.

Seite 1 von 2

1. Maximale Power im μ-Bereich
2. CHIP-EMBEDDED-TECHNOLOGIE - PoLs DER NÄCHSTEN GENERATION

Auf Facebook teilenAuf Twitter teilenAuf Linkedin teilenVia Mail teilen

Verwandte Artikel

Avnet Abacus