Schwerpunkte

Baugruppentest online generieren

Aus der Cloud in den Chip

20. März 2019, 16:17 Uhr   |  Von Sven Haubold und Ricardo Schmidt


Fortsetzung des Artikels von Teil 1 .

Cloud ermöglicht Funktionstest für Highspeed-Schnittstellen

Beim Prüfen sehr zeitkritischer Schnittstellen (wie zum Beispiel angeschlossene DDR4-RAM-Speicher) sind generisch erstellte und frei konfigurierbare Instrumente aufgrund der extrem hohen Signallaufzeitanforderungen oft schwer umsetzbar.

Um aber auch solche Komponenten funktional testen zu können, kann man einen anderen, völlig neuen Weg gehen: die FPGA-IP wird online aus einer Cloud über ein Web-Interface passend zum jeweiligen Prüfling generiert. Der Anwender muss lediglich die Pinbelegung am FPGA und den genauen RAM-Typ aus einer Bibliothek auswählen. Das Erstellen der entsprechenden IP, die während des Testablaufs automatisiert in den FPGA geladen und ausgeführt wird, erfolgt vollautomatisch. Der Anwender erstellt lediglich mit Hilfe eines automatischen Testgenerators im System Cascon ein ChipVORX-Testprogramm, und konfiguriert über eine geführte Oberfläche sämtliche für den Test notwendigen Parameter (Bild 5).

Diese Abläufe mussten üblicherweise selbst in einer herstellerspezifischen Entwicklungsumgebung passend für den jeweiligen Prüfling erstellt werden. Dafür waren besondere Kenntnisse sowohl im Umgang mit der Entwicklungsumgebung, deren Beschreibungssprachen, zum Beispiel Verilog oder VHDL, als auch detailliertes Wissen über die FPGA-spezifische Hardware notwendig, was oft nur Spezialisten leisten können. Mit Hilfe der Online-Generierung sind keinerlei spezielle Kenntnisse mehr nötig, was enorme Zeit- und Kosteneinsparungen mit sich bringt. Damit werden Funktionstests auch für OEM-Fertiger machbar.

Cloud: Funktionstest für Highspeed-Schnittstellen, Bild 5 in 4 Teilen

Bild 5 Generierungsprozess einer IP über das Web-Interface mit ChipVORX SI: 1. SI-Typauswahl
Bild 5.2 Generierungsprozess einer IP über das Web-Interface mit ChipVORX SI: 2. Auswahl des FPGA-Typs
Generierungsprozess einer IP über das Web-Interface mit ChipVORX SI: 3. Pins konfigurieren (SI-Konditionierung)

Alle Bilder anzeigen (4)

Durch diese spezifisch generierten Online-IPs kann beispielsweise der Zugriff auf DDR4-Speicherbausteine mit der maximalen Leistung von FPGA und RAM-Baustein ausgeführt werden. Die eigentlichen Testpattern kommen dabei vom System Cascon als typische RAM-Testpattern, die wie einfache, statische Boundary-Scan-Tests ausgewertet werden können. Fertigungsfehler lassen sich bis hin zum betreffenden Bauelemente-Pin bestimmen.

Solche Tests als funktionale Tests waren bisher nur aufwendig mit der entsprechenden Entwicklungssoftware und Designkenntnis erstellbar. Durch die sogenannte ChipVORX SI (Synthetic Instruments), als Erweiterung der bisherigen ChipVORX-Technologie mit bereits vorkonfektionierten IPs, wurde eine neue Generation von Testinstrumenten geschaffen. Sie erlaubt es dem Anwender, ohne große Kenntnisse komplexe Echtzeit-Testinstrumente selbst zu konfigurieren und diese in einer automatisierten Testumgebung ablaufen zu lassen. Dabei ist auch die Kombination verschiedener Testinstrumente (z.B. RAM-Test, SPI-Boot Flash und Taktmessung) in einem Design ohne Mühe möglich.

Datensicherheit ist gewährleistet, da nur die eigentlichen Pin-Zuordnungen zwischen FPGA und dem peripheren Baustein übertragen werden. Der Zugriff auf das Webinterface ist zudem ausschließlich über einen Login möglich, sodass jeder Anwender auch nur seine eigenen Designs in der Oberfläche verwalten und konfigurieren kann. Nach Abschluss der IP-Generierung kann diese einfach heruntergeladen und in den automatischen Testgenerator eingebunden werden. Der ChipVORX SI Server enthält dabei bereits vorgefertigte IP-Test Design-Beschreibungen und die eigentliche Entwicklungsumgebung für den jeweiligen FPGA-Hersteller. Dabei wird durch automatisierte Scripts die jeweilige IP völlig selbstständig mithilfe der über das Web-Interface eingegebenen Parameter kunden- und prüflingsspezifisch erstellt.

Sven-Haubold von Göpel Electronics
© Göpel Electronics

Sven-Haubold von Göpel Electronics.

Sven Haubold

studierte von 1996 bis 2000 Elektrotechnik an der FH Jena. Er entwickelt und betreut als Senior Engineer bei Göpel Electronic im Geschäftsbereich Embedded JTAG Solutions unterschiedliche Hardware-Produkte sowie kundenspezifische Test- und Prüflösungen.

Ricardo-Schmidt von Göpel Electronics
© Göpel Electronics

Ricardo-Schmidt von Göpel Electronics.

Ricardo Schmidt

studierte von 2002 bis 2007 Elektrotechnik an der FH Jena. Er ist als Applikationsingenieur bei Göpel Electronic unter anderem verantwortlich für den Support und Schulungen zu Embedded System Access.

Seite 2 von 2

1. Aus der Cloud in den Chip
2. Cloud ermöglicht Funktionstest für Highspeed-Schnittstellen

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Verwandte Artikel

GÖPEL electronic GmbH