Media-Tek adaptiert von Mentor-Graphics

Media-Tek wird für die funktionelle Verifikation seiner Designprodukte der nächsten Generation die »0-In«-Verifikationstechnologie von Mentor-Graphics integrieren.

Um die Kompatibilität der Schnittstellen und die Funktionalität der Steuerlogik zu bestätigen ist eine sorgfältige Verifikation auf RTL-Ebene notwendig. Media-Tek verwendet die formale Verifikationstechnologie zum »Bug Hunting«. Dies ist ein Prozess, bei dem sich Fehler während der funktionalen Verifikation lokalisieren und Assertions mit Fokus auf Verifikations-Hot-Spots analysieren lassen.

Die »0-In«-Technologie ist gekennzeichnet durch eine hohe Erfolgsbilanz bei der Anwendung und im Einsatz bei vielen verschiedenartigen Designs. Sie verfügt über eine große Assertion-IP-Bibliothek zur Steigerung der Produktivität und ermöglicht sowohl statische als auch dynamische formale Verifikation auf Block-, Subsystem-, und Chip-Ebene. Sie gestattet es, zahlreiche Eigenschaften auf großen Designs in kurzer Zeit zu verifizieren. Zudem bietet sie eine intuitive grafische Analyse- und Debug-Umgebung.