JTAG/Boundary Scan Mehr als nur ein Standard

Mario Berger, Göpel electronic: »Es ist ein kontinuierlicher Paradigmen-Wandel zu verzeichnen - von externer Instrumentierung hin zur In-System-Instrumentierung auf Basis von immer mehr On-Chip-Funktionalität, gesteuert von einem einheitlichen Bus.«

JTAG/Boundary Scan hat sich zu einer der wichtigsten Technologien im Baugruppentest entwickelt. Immer neue Anwendungsgebiete, Systemlösungen und die Definition weiterführender IEEE-Standards sind bezeichnend für die hohe Dynamik und praktische Relevanz dieses Themas. Grund genug, einmal den aktuellen Stand dieser Technik und ihre Zukunftsaussichten zu beleuchten.

Zu Zeiten seiner Standardisierung im Jahr 1990 war der Boundary-Scan-Standard IEEE1149.1[1] in jeder Hinsicht ein Novum, denn es war der erste Schritt zum standardisierten Testen auf Board-Level. Ziel des Standards war der Versuch, der bereits damals absehbaren Verringerung des physischen Testzugriffs für den klassischen digitalen In-Circuit-Test (ICT) durch eine alternative Technik entgegenzuwirken. Grundgedanke dabei war, die Pin-Elektronik des Testers in die Chips zu integrieren und über einen genormten Bus anzusteuern. Man hegte große Erwartungen an den Standard. Heute, nach zwanzig Jahren praktischer Wirklichkeit, ist klar, dass es den erhofften schnellen Durchbruch nicht gegeben hat. Dafür aber gibt es eine kontinuierliche Entwicklung, korrelierend mit dem technologischen Übergang von THT (Through Hole Technology) zu SMT (Surface Mount Technology). »Diese Tatsache ist im Grunde genommen keine Überraschung, sind doch die immer kleineren SMT-Packages die eigentlichen Totengräber des Testzugriffs«, erklärt Mario Berger, Vertriebsingenieur JTAG/Boundary Scan und Automatische Inspektion (AOI/AXI) von Göpel electronic. »Mittlerweile wissen wir jedoch, dass die ICT-Testbarkeit rapide sinkt und gleichzeitig Boundary Scan auf einem guten Weg ist, diesen Entwicklungstrend zu kompensieren. Geduld war also gefragt und nicht Pessimismus.« Aber nicht nur aus diesem Blickwinkel ist der IEEE 1149.1 eine Erfolgsstory.

Ein Standard mit vielen Ablegern

Vor 20 Jahren konnte niemand ahnen, welchen Erfolg dieser Standard bei der Umsetzung wichtiger Normen erzielen würde. Egal ob zur In-System-Programmierung, zur Emulation oder zur Adressierung weiterer Testprobleme, in vielen Fällen wurde auf IEEE1149.1 aufgebaut. Entsprechend kann man IEEE1149.1 heutzutage als strategischen Basisstandard bezeichnen, der auch perspektivisch nicht an Bedeutung verlieren wird. »Nie gab es mehr Aktivitäten zur Definition neuer Normen auf Chip- und Board-Level als heutzutage«, so Berger. »Es ist ein kontinuierlicher Paradigmen-Wandel zu verzeichnen - von externer Instrumentierung hin zur In-System-Instrumentierung auf Basis von immer mehr On-Chip-Funktionalität, gesteuert von einem einheitlichen Bus. In diesem Kontext avancieren Boundary-Scan-Systeme zu potentiellen Instrumentierungsplattformen der nächsten Generation mit immer breitbandigeren Anwendungsmöglichkeiten.«

Vielfältige Applikationen über den gesamten Produktlebenszyklus

Auch wenn sicherlich einige neue Standards noch mehr Zeit brauchen, um tieferen Eingang in die Industrie zu finden, ist der Stand der Technik in punkto praktischer Nutzung bereits recht beeindruckend. Zu den wichtigsten Applikationsbereichen auf Board-Level gehören derzeit u.a.:

  • Schneller und zuverlässiger Montagetest von Lötstellen unter und zwischen BGA-Komponenten mit hoher Diagnosegüte mittels Interconnection-Tests
  • Test der Verbindungen zu RAM und anderen nicht-scanfähigen Bausteinen durch Cluster-Tests
  • Test von Steckverbindern, peripheren I/O-Signalen und Interfaces durch synchronisierte Ansteuerung mit externen Instrumenten 
  • Design-Validierung von Schaltungsfunktionen an Prototypen
  • In-System-Programmierung von PLD/FPGA- und Flash-Bausteinen mit festen oder variablen Inhalten.

»Als besonderes Schmankerl bietet Boundary Scan die Möglichkeit, diese Prozeduren über den gesamten Produktlebenszyklus wieder zu verwenden, ebenfalls ein Novum in der Geschichte des elektrischen Testens«, unterstreicht Berger. »Hierin liegt ein enormes wirtschaftliches Potential zur Kostensenkung, dessen Erschließung allerdings gezielt bereichsübergreifendes Produktmanagement verlangt.«

Ein Blick auf die einzelnen Produktlebensphasen bringt aber noch weitere Vorteile. So kann Boundary Scan z.B. die Verifikation von Prototypen deutlich beschleunigen und damit die Time To Market verkürzen. Vor allem die Unterscheidung zwischen Design- und Montagefehlern, wie z.B. durch Test auf offene Lötstellen oder Kurzschlüssen unter BGA mit automatisierter Fehlerisolation, ist hier hilfreich. Aber auch in der Design-Validierung kann IEEE1149.1 sehr nützlich sein. Als Beispiel sei die statische Validierung einer Mixed-Signal-Schaltung genannt, wo durch die Scanzellen eine von der Digitalfunktion unabhängige Ansteuerung des D/A-Wandlers erfolgt. Aufgrund dieser künstlichen Partitionierung ist die Analogfunktion im Test-Mode isoliert validierbar und es lassen sich sogar Zustände simulieren, die bei funktionalem Betrieb unter Umständen gar nicht auftreten können. Solche Eigenschaften werden teilweise auch gezielt zum Performance-Test redundanter Systeme durch dynamische Fehlerinjektion genutzt. Wichtig ist auch der Fakt, dass die Testprogramme bereits nach dem Schematic Capture unabhängig vom Layout entwickelt werden können, was eine frühzeitige Optimierung der Testabdeckung durch entsprechende Design-for-Test-Iterationen erlaubt.

»In der Produktion punktet Boundary Scan vor allem durch die gegenüber anderen ATE wesentlich geringen Investitions- und Betriebskosten«, so Berger. »Als Thronfolger des digitalen ICT kann er seine Überlegenheit bei den Themen Testqualität/ /Testerstellungsaufwand (keine Kontaktierungsproblem, kein Backdriving, keine Behavior-Modelle, bessere Diagnosegüte) voll ausspielen.«