Für leitungsgebundene Kommunikation Adaptiver Taktübersetzer

Das Blockdiagramm des AD9558 von Analog Devices
Das Blockdiagramm des AD9558 von Analog Devices

Mit steigenden Taktraten, nicht nur bei den Prozessoren sondern auch bei den Kommunikationsleitungen, wird das Clock-Signal immer kritischer und meist auch deutlich kostspieliger. Analog Devices stellt sich dieser Herausforderung mit den programmierbaren Taktübersetzungs-ICs AD9557 und AD9558.

Entwickelt wurden die Taktübersetzungs-ICs primär für leitungsgebundene Kommunikationsanwendungen wie Synchronous-Ethernet und optische SONET/SDH-Netze, bei denen es auf geringen Jitter, kurze Entwicklungszeiten und Kosteneffizienz ankommt. Die beiden ICs übersetzen beliebige Standardeingangsfrequenzen in eine beliebige Standardausgangsfrequenz von 2 kHz bis 1,25 GHz mit einem Jitter von unter 400 fseff. bei 12 kHz bis 20 MHz. Gegenüber herkömmlichen PLL-Entwicklungen (Phase-Locked Loop), die zusätzlich teure spannungsgesteuerte Oszillatoren (VCXOs) benötigen, sind die beiden neuen Taktübersetzungsbauteile AD9557 (zwei Eingänge) und AD9558 (vier Eingänge) überlegen.

Aufgrund der Programmierbarkeit der Taktübersetzungs-ICs können Netzwerkkartenentwickler das gleiche Bauteil in verschiedenen Board-Designs nutzen und somit die Zahl der erforderlichen Bauteile reduzieren sowie die gesamten Systemkosten senken. Dies umfasst die Synchronisierung für eine große Anzahl leistungsfordernder Anwendungen beispielsweise aus der Datenkommunikation sowie leitungsgebundene Netzwerkanwendungen der nächsten Generation. Auch Telekommunikationslösungen, Test- und Messtechnikanwendungen, schnelle Datenerfassungssysteme und Controller für Mobilfunkbasisstationen gehören zu den möglichen Anwendungsgebieten für die Taktübersetzungs-ICs.

In den Bausteinen AD9557 und AD9558 integriert sind ein VCO mit geringem Phasenrauschen und ein Schleifenfilter sowie eine dynamische, adaptive Takterzeugung. Adaptives »Clocking« erlaubt eine Änderung der DPLL-Teilerverhältnisse (Digital PLL) bei eingerasteter DPLL. Dies erlaubt die dynamische Einstellung des Frequenzwertes am Ausgang um bis zu ±100 ppm von der nominalen Ausgangsfrequenz, ohne manuelle Trennung der Schleife und Wiederprogrammierung des Bauteils mit einer Frequenzauflösung in Stufen von unter 0,1 ppb.

Diese adaptive Taktfunktion wird für Anwendungen wie SDH-zu-OTN-Mapping/Demapping und asynchrones Mapping/Demapping genutzt. Die programmierbare DPLL des adaptiven Taktübersetzungs-ICs unterstützt Schleifenbandbreiten von 0,1 Hz bis 5 kHz und bietet drei separate Programmierarten für einfache Handhabung und Flexibilität. Die beiden Bauteile sind Pin oder Soft-Pin vorkonfiguriert zur Unterstützung populärer SONET/SDH-, Ethernet-, Synchronous-Ethernet- und Fiber-Channel-Frequenzen. SPI (Serial Port Interface) und I2C-Ports stehen für die Programmierung individueller Ein/Ausgangsfrequenzübersetzungen zur Verfügung.

Mit ihren LFCSP-Abmessungen von 6 x 6 mm bzw. 9 x 9 mm erleichtern die Taktübersetzungschips AD9557 und AD9558 zudem die Entwicklung kompakter Line-Cards bzw. -Module. Der AD9557 verfügt über zwei Referenzeingänge (massebezogen oder differentiell) und zwei Taktausgangspaare. Jedes Ausgangspaar ist als einfacher differentieller LVDS/HSTL-Ausgang oder als zwei massebezogene CMOS-Ausgänge konfigurierbar. Der AD9558 bietet die gleichen Leistungsmerkmale, jedoch mit vier Referenzeingängen und sechs Taktausgangspaaren.

Der Temperaturbereich der Bausteine geht von -40°C bis +85°C und eignet sich damit auch für anspruchsvollere Umgebungsbedingungen. Den 1000er-Stückzahlenpreis gibt Analog Devices mit 15 Dollar für den AD9557 an und verlangt 16,25 Dollar für den AD9558. Kombiniert man die beiden Bausteine mit dem ebenfalls neuen asynchronen Taktgenerator AD9577, als Ersatz für Oszillatoren, kommen noch 7,23 Dollar hinzu.