STMicroelectronics SerDes-IP mit 32 nm

Die 32-nm-Technologie von STMicroelectronics steht uneingeschränkt zur Entwicklung von ASICs zur Verfügung. Wichtiges Element der 32-nm-SoC-Designplattform ist das SerDes-IP in 32-nm-Bulk-Silicon-Technologie. Das als S12 bezeichnete SerDes-IP von ST wurde bereits in den Labors ausgewählter Kunden erfolgreich demonstriert.

Das S12 IP-Makro von ST basiert auf der bewährten SerDes-Architektur des Unternehmens. Es lässt sich je Makro auf bis zu acht 12,5-GBit/s Tx/Rx-Kanäle (Transmit/Receive) skalieren. Das S12-Makro wurde mit einem optimalen Footprint für Flip-Chip-BGA-Gehäuse entworfen. Schon in Kürze folgt das S14-IP von ST, das auf Übertragungsraten bis 14 GBit/s kommt.

Die 32LPH-Designplattform (Low-Power High-performance) von ST für Netzwerk-Applikationen unterstützt bis zu 10 Metallisierungslagen. Grundlage der Plattform ist der im Rahmen der ISDA-Allianz entwickelte 32 nm High-K Metal-Gate-Prozess. Hinzu kommen spezifisches IP und Bausteine von ST, wie zum Beispiel Embedded-DRAM mit einer Dichte von 10 MBit/mm2 und TCAM (Ternary Content Address Memory).

Die ersten mit der 32LPH-Prozesstechnologie (Low Power High Performance) von ST implementierten ASIC-Prototypen werden für Anfang 2011 erwartet, während das Hochfahren der Produktion für das zweite Halbjahr 2011 vorgesehen ist.