e2v setzt Advanced-Packaging-Trend Raumfahrttechnik wird für Industrie bezahlbar

Systems in Package statt More Moore

Die hochleistungsfähigen Datenwandler von e2v erlauben es mit ihrer hohen Bandbreite, die Anzahl der Mixerstufen zu reduzieren und mehr Kanäle pro Pfad unterzubringen. Dafür wird der Digitalteil größer, was aber die Flexibilität sowie Platz und Gewicht spart: »Software wiegt nichts«, so Kurt Rentel, Business Development Manager Signal Processing Solutions von e2v, im Gespräch mit Markt&Technik. Allerdings ist nach wie vor der analoge Eingangsteil unumgänglich. Hier kommt es auf die Prozesstechnologie an, etwa auf die Bipolar-SiGe-Technik von e2v.

Deshalb ist es in Zukunft um so wichtiger, verschiedene, in ihren jeweils optimalen Prozesstechniken gefertigte Dies in einem SiP integrieren zu können. So werden die Hochleistungs-Datenwandler der kommenden Generation auf Basis der SAR-Architektur aus zwei Chips bestehen: einem Bipolar-Front-End und einem CMOS-IC für den digitalen Teil. Auch auf der Ebene der Subsysteme dürfte es künftig in bestimmten Einsatzfällen vorteilhaft sein, die Empfangs-, Sende- und FPGA-/Prozessorteile auf drei Chips zu verteilen.

Ein solches komplettes Sende-/Empfangs-Subsystem entwickeln die Ingenieure von e2v gerade. Es ist für Frequenzen bis hinauf zum Ka-Band ausgelegt; erste Versionen erwartet Frederic Devriere, Head of Business Management, IMS, im vierten Quartal dieses Jahres.

Deshalb sieht e2v die Packaging-Technik als einen ihrer großen Differenzierungsfaktoren an und betreibt eine eigene Back-End-Fertigung am Standort in Saint-Egrève, die mit einigen Besonderheiten aufwartet. Erstens ist sie in den Reinräumen einer ehemaligen Front-End-Wafer- Fertigung untergebracht. Deshalb erreicht sie die für Back-End- Fertigungen ungewöhnlich hohe Reinheitsstufe von „Class 100“. Außerdem hat e2v über das vergangene Jahr kräftig in den Umbau der ehemaligen Chip-Fab gesteckt. Die neue Fertigung ist jetzt in der Ball-Room-Architektur ausgelegt, d.h. die Fläche von 2000 m2 der beiden Reinräume kann vollständig und flexibel genutzt werden.

SiPs in der Fertigung

»Wir haben hier ein Center of Excellence für die Fertigung von SiPs aufgebaut«, berichtet Evelyne Tur, Vice President und General Manager der Semiconductor Division und für die Manufacturing-Services zuständig. Ob Flipchips mit über 5000 Bumps, BGAs, Wire-Bonding, ob Multichip-Module oder SiPs, ob auf Basis von 2D, 2.5D oder 3D gefertigt werden sollen und unabhängig davon, ob Prozessoren, FPGAs oder die eigenen Datenwandler und Image-Sensor-Dies in die Gehäuse gesetzt werden sollen – die neue Back-End-Fertigung ist für sämtliche bestehenden und neu aufkommenden Techniken ausgelegt.

Daran haben die Ingenieure von e2v immerhin über die vergangenen zwei Jahre gearbeitet. Denn e2v hat nicht nur das Reinraumkonzept geändert und die bestehenden Reinräume vollkommen umgebaut, sondern auch neue Maschinen angeschafft, darunter einen Roboter, der die Flexibilität für die anvisierten kleinen und mittleren Stückzahlen garantiert. Zudem hat e2v vollkommen neue Fertigungsprozesse entwickelt, vom Die-Attach über Wire-Bonding bis zur Inspektion. »Wir haben sogar die Produkte einem Redesign unterzogen, um sie an die Fertigung mithilfe der neuen Prozesse anzupassen.«

Das hat sich gelohnt: Allein die erforderliche Zeit für den Die-Attach-Prozess konnte von sechs Stunden auf 10 Minuten reduziert werden. Außerdem wurde der Durchmesser des Golddrahts für das Wire-Bonding reduziert, weshalb nun kleinere Anschluss-Pads realisiert werden können, was die Baugröße der Subsysteme insgesamt reduziert. Damit kann e2v jetzt sehr viel schneller Prototypen erstellen und insgesamt die Time to Market deutlich reduzieren.