ASICs, Speicher, 2.5D-Integration Performance plus Flexibiliät - neue Klasse von KI-ASICs

Mike Gianfagna, eSilicon: »Wir sehen einen riesigen Markt für die Beschleunigung von AI-Algorithmen. Die „neuPlatform“ wird diesem Marksegment einen deutlichen Schub nach vorne geben.«
Mike Gianfagna, eSilicon: »Wir sehen einen riesigen Markt für die Beschleunigung von AI-Algorithmen. Die „neuASIC-Platform“ wird diesem Marksegment einen deutlichen Schub nach vorne geben.«

Mit einer ganz neuen Klasse von ASICs will eSilicon den Weg zur künstlichen Intelligenz ebnen.

Die Idee dahinter: Genau die AI-Chips, die ihr jeweiliger Einsatz erfordert, können die Anwender auf Basis einer neuen Entwicklungsumgebung erstellen, die eSilicon auf den Namen »neuASIC«-Plattform getauft hat. Sie verbindet die Vorteile von ASICs mit der Flexibilität, die erforderlich ist, um die AI-Chips auf unterschiedliche neuronale Netzarchitekturen sowie auf sich herausbildenden Standards anzupassen.

Diese »Machine Learning ASIC Platform« (MLAP) soll die GPUs und FPGAs auf dem Feld der KI ablösen. Denn GPUs und FPGAs bieten zwar einige Eigenschaften – beispielsweise die Möglichkeit, MAC-Operationen sehr effektiv durchzuführen – die sie für den Einsatz in der KI geeignet machen. Doch sind diese Chips immer noch verhältnismäßig langsam – gemessen an optimierten ICs, deren Funktionen speziell optimiert werden, was im Rahmen der neuPlattform möglich ist. »ASICS bieten das beste Verhältnis aus Leistungsaufnahme, Performance und niedriger Total Cost of Ownership. ASICs aber konnten sich bisher kaum auf schnell wechselnde Algorithmen einstellen, wie sich für den AI-Bereich typisch sind«, sagte Mike Gianfagna, Vice President Marketing von eSilicon, im Interview mit Markt&Technik. »Deshalb hatten GPUs und FPGAs bisher die Nase vorne.«

Das wird die »neuASIC«-Plattform ändern: Die modular aufgebauten ASICs lassen sich über Programmierbarkeit und Konfigurierbartkat auch dann noch an sich ändernde Algorithmen anpassen, wenn das eigentliche Design abgeschlossen ist. Die Umgebung bietet sogar die Möglichkeit, die verschiedenen KI-Funktionsblöcke unterschiedlich zu kombinieren und so mit verschiedenen Hardware-Varianten und Algorithmen zu spielen, um die für die Einsatzbedingungen jeweils besten Versionen zu ermitteln.

Die hohe Leistungsfähigkeit erzielen die ASICs auch deshalb, weil sie mit Hilfe eines 7-nm-Prozesses gefertigt werden. Die neuronalen Netze lassen sich also sehr effektiv auf die digitalen Funktionen abbilden. Das spielt eine wesentliche Rolle, um die Trainingsphase für die neuronalen Netze möglichst kurz zu halten. »Bisher war das eine der Schwachstellen der für KI-Geräte herangezogenen Chips«, wie Gianfagna  erklärte.

Mit auf die Anwendungen zugeschnittenen IPs und einer modulare Design-Technik auf Basis der 7-nm-Prozesstechnik  will eSilcion diese Hürden jetzt überwinden. Denn die neuASIC-Plattform umfasst auch eine Bibliothek spezieller, in Hinblick auf die KI-Anforderungen entwickelter Funktionen, die sich schnell konfigurieren und kombinieren lassen, um darauf schlussendlich kundenspezifische AI-Algorithmen laufen zu lassen.  Mit Hilfe des »Design Profiler« und »AI Engine Explorer« von eSilicon sowie Third-Party-IP können über den »ASIC Chassis Builder« AI-Blöcke (»Tiles« im Jargon von eSilicon) aufgebaut werden. Auf diese Weise lassen sich schon in einem frühen Entwicklungsstadium Performance-, Power- und Flächenanalysen (PPA) durchführen und die Entwickler können so ermitteln, welche Architekturen für Neuronale Netze für den jeweiligen Einsatzfall geeignet ist. Eine umfangreiche Knowledge-Base sorgt dafür, dass das System eine sehr genaue PPA durchführen kann.

Die »neuASIC «IP-Bibliothek umfasst die aus dem AI-Design bekannten  Funktionen. So lassen sich auf die Aufgaben optimierte ASICs entwickeln.
Neben den neuronalen Netzen selbst, spielen die auf dem ASIC monolithisch integrierten Speicher und ihre Anbindung auf dem Chip für die Leistungsfähigkeit des ASICs eine entscheidende Rolle. In diesem Bereich führt eSilicon eigene Entwicklungen durch, arbeitet aber auch mit Third-Party-IP-Firmen zusammen.