Mentor Graphics Neue Veloce-Apps und verbessertes Betriebssystem

Innovationen bei den Applikationen und dem Betriebssystem beschleunigen die Kompilierungs-, Ausführungs- und Debug-Zykluszeiten um das Doppelte des Gesamtdurchsatzes.
Innovationen bei den Applikationen und dem Betriebssystem beschleunigen die Kompilierungs-, Ausführungs- und Debug-Zykluszeiten um das Doppelte des Gesamtdurchsatzes.

Mentor Graphics hat sein Angebot an Veloce-Apps um drei neue Apps erweitert und gleichzeitig ein verbessertes Veloce-OS3-Betriebssystem vorgestellt, das laut Unternehmensangabe deutliche Zeitersparnis bringen soll.

»Der Emulator wird zum Mainstream-Verifikations-Tool«, erklärt Jean-Marie Brunet, Marketing Director in der Emulation Division von Mentor Graphics. Dank anwendungsbasierter Strategien in Form von neuen Apps ließen sich die Nutzungsmodelle der Emulation auf die Verifikation von SoC- und Systemdesigns ausdehnen. Brunet: »Die Apps laufen auf dem neuen Veloce-OS3-Betriebssystem, das sowohl die Kompilierungszyklen des Designs als auch die Flows auf Gatterebene und die Zeit, die zum Überprüfen der Ergebnisse, der Time-to-Visibility, erforderlich ist erheblich beschleunigt.«

Um diese Verbesserungen bei Veloce OS3 zu erreichen, hat das Unternehmen einerseits mit Server-Partnern wie HP zusammengearbeitet, um die RTL-Kompilierzeit deutlich zu verkürzen. »Durch die Integration von neuen Hochleistungs-Computerplattformen fällt die Kompilierzeit durchschnittlich um den Faktor 2 besser aus«, so Brunet. Andererseits hat das Unternehmen auch das Problem aufgegriffen, dass immer mehr Entwickler eine Emulation auf Gate-Ebene durchführen wollen, einfach weil sie damit sicherer sein können, dass das Silizium auch dem entspricht, was sie erwarten. Brunet: »Unser schnellerer „Plug and Play“-Flow auf Gatterebene akzeptiert flache oder hierarchische Designs.« Damit sinkt außerdem die für die Kompilierung erforderliche Speicherkapazität. Darüber hinaus konnten bei Veloce OS3 durch Hardware- und Software-Verbesserungen die Time-to-Visibility (oder Time-to-Waveform) ebenfalls um den Faktor 2 verbessert werden.

An neuen Apps sind »Veloce Deterministic ICE«, »Veloce DFT« und »Veloce FastPath« hinzugekommen.

Veloce Deterministic ICE – nach einem ersten ICE, bei dem das IC noch mit dem Emulator verbunden ist, wird mithilfe der Deterministic ICE ein virtuelles Modell erzeugt, das später zum Debuggen genutzt werden kann, ohne dass das IC noch mit dem Emulator verbunden sein muss. Das Tool ermöglicht somit nicht nur einen globalen Zugriff auf das virtuelle Modell, sondern ermöglicht auch eine HW/SW-Verifikation und eine Power-Analyse mit anschließender Optimierung.

Veloce DFT – damit lässt sich die DFT-Verifikation (DFT: Design for Test) vor dem Tape-out beschleunigen und zwar deutlich. Laut Brunet reduziert sich mit Veloce DFT der zeitliche Aufwand bei einem Sensor im Vergleich zu einer DFT-Simulation um den Faktor 3000. Bei einem Graphik-Design liegt der Faktor sogar bei 4000. Brunet weiter: »Die App verringert somit das Risiko katastrophaler Fehler und reduziert die Laufzeiten bei der Verifikation von Designs nach dem Einsetzen des DFT deutlich.«

Veloce FastPath – dank schnellerer Modellausführungsgeschwindigkeiten wird die Emulationslaufzeit bei der Verifikation von großen SoC-Designs mit mehreren Taktraten optimiert.

Brunet abschließend: »Die Kombination aus Veloce OS3 und den neuen Veloce Apps machen Veloce zur vollständigsten Plattform, um die Risiken für SoC-Entwickler zu reduzieren.«