SoCs: Das wird immer teuerer Kosten: 1,7 bis 4,8 Mio. Dollar – im Durchschnitt

Semico Research hat den Halbleitermarkt wieder einmal unter die Lupe genommen und herausgefunden, dass nicht nur die Design-Kosten für komplexe SoCs steigen, sondern dass gleichzeitig die Anzahl der Designs, die bereits beim ersten Mal funktionieren (first time right) zurückgehen.

Darüber hinaus steigen laut Semico Research auch die Entwicklungszeiten, bei gleichzeitig kleiner werdendem Marktfenster und sinkenden Produktlebenszyklen. Die Analysten haben außerdem erklärt, dass zu den bereits beschriebenen Problemen noch ein zusätzliches hinzukommt: die häufig sehr komplizierten Software-Anwendungen, die auf dem Silizium laufen sollen, kommen zu den SoC-Entwicklungskosten noch hinzu. Und hier sieht es noch schlechter aus, denn die Kosten für die Entwicklung der Software haben die Kosten für das Design des Siliziums übertroffen und somit zum größten Teil der gesamten Design-Kosten geworden. Aber auch die Integration verschiedener IP-Cores nehmen einen wachsenden Teil der Entwicklungskosten in Anspruch.

All dies und noch viele andere Design-Probleme sind in dem neuen Bericht »SoC Silicon and Software 2018 Design Cost Analysis: How Rising Costs Impact SoC Design Starts« von Semico Research adressiert, wobei die Analysten darauf hinweisen, dass die durchschnittlichen Design-Kosten für ein Basic-SoC und über alle Geometrien hinweg im Jahr 2017 bei 1,7 Mio. Dollar lagen. Bei einem Multicore-SoC lagen im letzten Jahr die durchschnittlichen Design-Kosten über alle Technologien gerechnet bei 4,8 Mio. Dollar. Bis 2023 sollen die durchschnittlichen Kosten auf 5,3 Mio. Dollar steigen.

Semico hat drei Arten von SoCs (Basic SoC, Value Multicore SoC, Advanced Performance Multicore SoC) untersucht. Rich Wawrzyniak, Senior Market Analyst für ASIC & SoC bei Semico, kommentiert: »Die Analyse zeigt, dass die Design-Kosten bei der Nutzung von kleineren Prozessknoten zwar steigen, im Durchschnitt aber nicht so schnell. Das gibt den Designern die Möglichkeit, ihr Silizium zu vernünftigen Kosten zu realisieren, wenn sie in ihrer Design-Auswahl vorsichtig sind.« Genau auf diesem Hintergrund dürfte auch folgendes Statement basieren: »Es gibt noch erhebliche Aktivitäten mit älteren Prozesstechnologien mit 90 nm, 65 nm und 40 nm. Die Kosten bei diesen Geometrien sind viel geringer als bei 10 und 7 nm.«

Geht es um First Time right, erklärt Semico Research, dass die Anzahl der Designs, die diesem Anspruch genügen, seit dem 180-nm-Knoten mit jedem Umstieg auf eine kleinere Prozessgeometrie gesunken ist.