Xilinx: UltraScale+ Kintex, Virtex und Zynq mit 16-nm-Strukturen

Vorteile durch UltraRAM und SmartConnect.
Vorteile durch UltraRAM und SmartConnect.

Xilinx gibt erste Details seiner neuen FPGA-Generation bekannt. Die als UltraScale+Familie bezeichneten FPGAs umfassen Kintex-, Virtex-, Zynq- sowie 3D-Komponenten und basieren auf einem 16-nm-Prozess von TSMC mit FinFETs.

Durch den Schritt auf 16-nm-FinFETs soll sich die Energieeffizienz, sprich Performance/Watt, auf Systemebene im Vergleich zu 20 nm um den Faktor 2 verbessern. Darüber hinaus hat Xilinx aber noch weitere Verbesserungen eingeführt, die genau das gleiche Ziel haben: die Energieeffizienz zu verbessern.

So gibt es bei UltraScale+ erstmals UltraRAM. Dabei handelt es sich um bis auf 432 MBit skalierbare Speicherblöcke, die in verschiedenen Konfigurationen zur Verfügung stehen. Mit diesen großen Speichern kann zum Teil auf externen Speicher verzichtet werden, was sich positiv auf die Materialkosten und den Platzbedarf auswirkt. Darüber hinaus lässt sich mit UltraRAM die Energieeffizienz erhöhen, weil Speicher und verarbeitende Einheiten deutlich enger zusammensitzen, außerdem sind damit die Zugriffszeiten besser vorhersagbar. Xilinx geht davon aus, dass sich mit UltraRAM bei typischen Designs eine um mindestens 25 Prozent verbesserte Energieeffizienz auf Systemebene realisieren lässt. Bei Speicher-lastigen Designs sollen sogar noch deutlich höhere Zugewinne bei der Geschwindigkeit erzielt und gleichzeitig die Leistungsaufnahme und die Materialkosten stärker gesenkt werden können.

Die UltraScale+-Komponenten basieren auf der UltraScale-Architektur. Im Vergleich zu den 20-nm-FPGAs zeichnen sich die neuen Varianten aber durch einige Neuerungen aus. So sind die Transceiver der UltraScale+-Komponenten mit einer fraktionalen PLL ausstattet. Beim DDR4-Interface sind statt 2.400 jetzt 2.666 MBit/s möglich. Darüber hinaus heißt es, dass die bereits in der UltraScale-Architektur integrierten Blöcke für 100 GBit/s-Ethernet und 150 GBit/s Interlaken verbessert wurden. In den neuen FPGAs sind außerdem erstmals ein MIPI D-PHY als Datenschnittstelle sowie PCIe Gen3 x 18- und Gen4 x 8-Anbindungen integriert.