Geoff Lees, NXP Semiconductors »In derselben Liga wie Snapdragon, AMD und Nvidia«

Top-Level-Integration

i.MX-9 basiert auf einem leistungsfähigeren Prozessorkern und einer leistungsfähigeren ML-Engine. Wollen Sie auch eine neue Prozesstechnik für die Fertigung nutzen?

Das müssen wir noch entscheiden. Wenn wir die Architekturentwicklung abgeschlossen haben, wird sich zeigen, wie die Skalierung aussieht, was die größte und was die kleinste Komponente ist. Und auf Basis dessen wird die Entscheidung gefällt, welche Prozesstechnik verwendet wird. Also konkret wird die Frage zu beantworten sein, ob wir bei dem LPC-14-nm-Knoten bleiben und die Vorteile bezüglich der Effizienz nutzen oder ob wir auf den nächst kleineren Prozessknoten setzen. Das würde aber auch ein deutliches Rework für Funktionen wie PHYs bedeuten.

i.MX 9 ist also eine Evolution. Und i.MX 10?

i.MX 10 ist quasi der Nachfolger von i.MX 8 QuadMax. Mit solch einem Chip ist es möglich, alle Funktionen aus dem Cockpit zu nehmen und sie auf einem Stück Silizium integrieren. Wir haben auf unserer NXP-Connects in Santa Clara eine Cockpit-Demo gezeigt mit vier Displays und hoher Auflösung, die alle parallel auf einem Chip arbeiten. In der nächsten Generation geht es dann aber um 4K-Displays. Wobei die Anforderungen noch viel höher sein können. Denn wir haben auch Kunden, die sagen, dass in Zukunft in einem Cockpit 13 Displays sitzen. Es gibt Entwicklungen im Automotive-Bereich, in denen alle Oberflächen als Displays ausgeführt sind. Dementsprechend halte ich die Zukunft der Cockpit-Elektronik für überaus interessant.

Noch einmal zurück zur neuen Liga: Früher hätte sich NXP nie so weit vorgewagt …

Ich würde es anders formulieren: Wir hätten uns nicht in dem Umfang vorgewagt. Aber wir sind stärker geworden, und zwar mit jeder Generation von i.MX 6, 7 und 8. Aber es ist klar, dass wir uns für i.MX 10 ändern müssen, weil es keine lineare Weiterentwicklung ist. Auf 5 oder 6 nm zu setzen ist nicht dasselbe wie auf 28 oder 14 nm. Und wenn man dann noch etwas weiter in die Zukunft blickt, also auf 3 nm, weiß ich nicht, wie die Industrie überhaupt ausschauen wird. Mit 3 nm kommen neue Transistoren wie GAA-Transistoren zum Einsatz, und da stellt sich die Frage, ob sich damit die gesamte Industrie ändern muss. Ich persönlich könnte mir zum Beispiel vorstellen, dass es bei diesen Transistoren dann nur noch ein paar dedizierte Silizium-Integratoren geben wird, vielleicht so etwas Ähnliches wie Foundries, die dies übernehmen. Das heißt, der Halbleiterhersteller entwickelt noch die Architektur, die Integration übernimmt dann jemand anderes.

Wenn man nicht das erste Halbleiterunternehmen ist, das auf diese Technologie setzt, gibt es dann ja vielleicht auch PDKs etc., die diese Integration vereinfachen.

Dennoch: Ich kann mir gut vorstellen, dass mit GAA-Transistoren die Top-Level-Integration, die sehr nah mit der Prozesstechnik verknüpft ist, zu einer Dienstleistung wird. Es ist die Frage, inwieweit diese Top-Level-Integration einen Differenzierungsfaktor darstellt. Schauen Sie sich heute an, wie viele Ingenieure nur mit dem Timing-Closure beschäftigt sind. Das hat nichts mit dem Design zu tun und bringt auch keinen Mehrwert für den Kunden. Warum kann das nicht der EDA-Anbieter selbst machen oder ein anderer Dienstleister?

Wie es genau funktioniert, weiß ich nicht, vielleicht wird es auch eine spezielle Gruppe beim Halbleiterhersteller geben, das wird man sehen. Aber ich bin fest überzeugt, dass sich Dinge ändern müssen, wenn GAA-Transistoren zum Einsatz kommen. Denn dann ist das Wissen auf Transistorebene absolut entscheidend.

Und man muss sich immer fragen, ob die Top-Level-Integration noch zur Kernkompetenz gehört oder ob es nicht einfacher ist, dass man einen Integrator nutzt. Aber wie gesagt, das ist meine ganz persönliche Meinung und nicht die Strategie von NXP. Und momentan handelt es sich sowieso nur um reine Spekulationen, denn solange wir die wirtschaftlichen Gegebenheiten für 3 nm und darunter nicht kennen, ist sowieso alles unklar.