10 Femtojoule pro Wandlungsschritt Imec und Renesas Electronics stellen genügsamen und winzigen ADC vor

Der Prototyp des neuartigen 11-Bit-ADC verbraucht bei 250 MSPS nur 1,7 mW. Das ist umgerechnet ein Energiebedarf von 10 Femtojoule pro Wandlungsschritt.
Der Prototyp des neuartigen 11-Bit-ADC verbraucht bei 250 MSPS nur 1,7 mW. Das ist umgerechnet ein Energiebedarf von 10 Femtojoule pro Wandlungsschritt.

Imec und Renesas Electronics präsentieren den Prototypen eines extrem energieeffizienten A/D-Wandlers (ADC) nach dem SAR-Prinzip. Bei der maximalen Abtastrate von 250 MSPS liegt die Leistungsaufnahme bei nur 1,7 mW. Das sind 6,9 Picojoule (pJ) pro Wandlung. Für einen Wandlungsschritt wendet der ADC umgerechnet die sensationell geringe Energiemenge von nur 10 Femtojoule (fJ) auf.

Die gemessenen Linearitätswerte liegen bei 0,8/-0,5 LSB (DNL) bzw. 1,1/-1,5 LSB (INL). Die dynamische Leistung geben die Firmen mit 62 dB SNDR bei einer effektiven Bitzahl (ENOB) von 10,0 bei 10 MSPS an. Sie verändert sich, bei einer Veränderung des ENOB auf 9,5 ENOB, auch bis zur maximalen Abtastrate von 250 MSPS nicht.

Der Prototyp ist in CMOS-Technologie mit Strukturgrößen von 40 nm aufgebaut. Der Kernchip mist 0,066mm2. Nach Angaben der beiden Firmen liegt dem Chip eine, nahezu vollständig digitale, neuartige Wandlerarchitektur von Imec zugrunde, die auf vollständig dynamischen Schaltkreisen basiert, was eine lineare Skalierung des Leistungsverbrauchs mit ansteigender Abtastrate ermöglicht. Der einzige analoge Block in der Schaltung ist der Komparator.

Dank des geringen Leistungsverbrauchs und Umfangs eignet sich der ADC vor allem für den Einsatz in Funkempfängern, etwa für LTE oder WiFi. Zur Unterstützung dieser Anwendung stellen Imec und Renesas auch eine neuartige Verbindungsmöglichkeit zwischen dem ADC und dem Funkempfänger vor. Sie besteht in einem Transkonduktanzverstärker mit variabler Verstärkung von 3,2 bis 51,2 mSiemens. Dieser treibt den Eingang eines SAR-ADC in der Ladungsdomäne ohne Zusatzbeschaltung, was den Systemleistungsbedarf senkt. Ein 10-Bit-Prototyp in dieser Konfiguration erreichte im Abtastbereich von 10 bis 80 MSPS einen Dynamikbereich (DR) von 70 dB bei einer Stromaufnahme von 5,45 mA aus einer 1,1-V-Versorgung. Leider gibt es noch keine Angaben zur geplanten Serienfertigung.