ISSCC 2011 IBM zeigt Muskeln

Die ISSCC ist immer für Meldungen gut, in denen ein Superlativ vorkommt. So kann IBM in diesem Jahr mit der Meldung auftrumpfen, den schnellsten Mikroprozessor der Welt vorzustellen: Ein Server-Chip, der mit 5,2 GHz getaktet und damit schneller als alles bislang da gewesene ist.

In den letzten Jahren hieß es immer, dass die Leistungssteigerung der Prozessoren nur über eine höhere Parallelisierung und damit eine stetige Zunahme der Prozessorkerne möglich ist. Denn die Verlustleistung stieg mit den Frequenzen und damit galt dieser Weg als verschlossen. Jetzt zeigt IBM, dass doch noch was geht!

Der Chip ist für den Unternehmens-Server »IBM zEnterprise 196« (196z) gedacht. Er ist mit vier Prozessorkernen ausgestattet, verfügt über 30 MByte Cache-Speicher, kommt somit auf 1,4 Mrd. Transistoren und wird mithilfe eines 45-nm-SOI-CMOS-Prozesses gefertigt. Damit belegt er eine Fläche von 512 mm2.

Im Vergleich zu seinen bisherigen 45-nm-Server-Designs hat IBM zwei Sachen verändert: Zum einen hat das Unternehmen zusätzlich noch zwei leistungsfähige Verdrahtungsebenen eingeführt, wodurch der Chip in der Summe auf 13 Lagen kommt. Damit konnten einerseits kritische RC-Probleme gelöst und andererseits die L3-Zugriffszeit verbessert werden. Zum anderen hat IBM Low-Voltage-Transistoren implementiert, um die kritischen Timing-Pfade zu beschleunigen.

Dem neuen Prozessor liegt das vorherige 65-nm-Design zugrunde. Allerdings mit einer entscheidenden Veränderung: So wurde im Vergleich zur 65-nm-Implementierung nicht nur die Taktfrequenz um 20 Prozent erhöht, sondern auch eine Out-of-Order-Ausführung implementiert. Deshalb ist es gelungen, trotz der 20-prozentigen Geschwindigkeitssteigerung das Leistungs-Budget aus dem 65-nm-Chip beizubehalten.

Jeder Prozessorkern verfügt über einen eigenen 1,5 MByte großen SRAM-L2-Cache, dazu kommen noch 24 MByte L3-Cache, den alle Cores nutzen können – wodurch sich in der Summe die bereits erwähnten 30 MByte ergeben. Der 24-MByte-L3-Cache basiert auf der eDRAM-Technik von IBM, wodurch im Vergleich zum 65-nm-Design ein enormer Leistungsschub möglich ist. Um die Leistungsfähigkeit noch weiter zu erhöhen, stehen zusätzlich noch zwei Co-Prozessoren – einer für die Verschlüsselung von Daten und ein anderer für die Datenkompression – zur Verfügung. Außerdem befindet sich noch ein DDR3-RAIM-Speicher-Controller (RAIM steht für Redundant Array of Independent Memory und funktioniert vom Prinzip her wie ein RAID-System) und ein I/O-Bus-Controller auf dem Chip.