Samsung Electronics Foundry-Business stärken

Samsung Foundry, ein Geschäftsbereich von Samsung Electronics, stärkt sein Foundry-Geschäft und bietet ab sofort seinen Kunden zur Fertigung ihrer Chips einen 32-nm-Low-Power-Logikprozess mit High-k-Metal-Gate an.

Dazu hat Samsung Foundry für seinen 32-nm-LP-Prozess alle relevanten Zuverlässigkeitstests erfolgreich durchgeführt und damit den Prozess qualifiziert. Das heißt, dass dieser Prozess ab sofort zur Herstellung von Kundenentwicklungen verwendet werden kann.

Samsung hat seinen 32nm LP HKMG Gate-First Prozess zusammen mit der IBM Joint Development Alliance (JDA) so optimiert, dass eine wettbewerbsfähige Prozessplattform entstanden ist, die mit Hilfe minimierter, restriktiver Design-Regeln die doppelte Logikdichte von 45-nm-Prozessen ermöglicht. Eine SoC-Lösung verbraucht gegenüber SoC-Designs mit 45-nm-LP-Strukturen bei gleicher Frequenz 30 Prozent weniger dynamische Leistung und 55 Prozent weniger Leckstrom. Erreichen konnte Samsung Foundry diese signifikante Reduzierung der Leistungsaufnahme mit seiner »Gate-First«-HKMG Implementierung.

Samsung Foundry hat mit EDA-Partnern wie Synopsys, Cadence Design Systems und Mentor zusammengearbeitet, um wichtige Ergebnisse in den Designflow für den 32nm-LP-Prozess einzubinden. Dazu gehören:

  • Innovative Low-Power-Techniken einschließlich »Power Gating«, mehrere Schwellspannungen, mehrkanalige Längen und adaptive »Body-Biasing«-Techniken zur Reduzierung des Leckstroms.
  • Statistische, statische Timing-Analyse (SSTA), um Änderungen effizient zu adressieren und Timing-Margins zu reduzieren.
  • Verschiedene Zell- und Chip-Level-DFM-Techniken zur Erhöhung der Ausbeute während der Fertigung.