Carbon-Nanotube-Transistoren Erstmals Fertigung in realer Fab gelungen

Die MIT-Forscher Anthony Ratkovich (links) und Mindy D. Bishop deminstrieren die Methode, mit deren Hilfe sich Carbon-Nanotube-Transistoren in kommerziellen Fabs für die Fertigung von ICs auf Siliziumbasis herstellen lassen.
Die MIT-Forscher Anthony Ratkovich (links) und Mindy D. Bishop demonstrieren die Methode, mit deren Hilfe sich Carbon-Nanotube-Transistoren in kommerziellen Fabs für die Fertigung von ICs auf Siliziumbasis herstellen lassen.

Jetzt haben Carbon-Nanotube-Transistoren den Sprung vom Labor in die Fertigung geschafft: ein entscheidender Schritt auf dem Weg zur Kommerzialisierung.

Carbon-Nanotube-Transistoren lassen sich in existierenden Fabs auf denselben Maschinen fertigen wie sie für die Produktion herkömmlicher ICs auf Basis von Siliziumtransistoren verwendet werden. Das würde sie dem kommerziellen Einsatz einen erheblichen Schritt näher bringen, was wünschenswert wäre. Denn Carbon-Nanotube-Feldeffekt-Transistoren (CNFETs) sind um eine Größenordnung energieeffizienter als ihre Brüder aus Silizium. Auf Basis von CNFETs ließen sich dreidimensionale Architekturen verwirklichen. Bisher konnten sie aber nur im Labor in sehr kleinen Mangen hergestellt werden.

Forscher des MIT haben nun CNFETs auf 200-mm-Wafern in zwei bestehenden Fabs in den USA in hohen Stückzahlen gefertigt – ohne dass dazu das Equipment hätte geändert werden müssen. Gegenüber der herkömmlichen Fertigungsmethode konnten sie den Prozess um nicht weniger als den Faktor 1.100 beschleunigen und die Kosten erheblich senken. »Das ist ein riesiger Schritt vorwärts in Richtung Kommerzialisierung, wir machen den Sprung in normale Fabs«, sagt Max Shulaker, Assistant Professor für Elektroingenieurwesen und Computerwissenschaft am MIT, der sich seit seiner Promotion mit den Design von CNFETs beschäftigt hat. »Nicht viele Forscher haben das Glück, den Sprung vom Labor in reale Fertigungsumgebungen zu schaffen.« Doch diesen Test habe jede neue Technologie zu bestehen, die Aussicht auf Erfolg haben wolle.

Ausprobiert haben die Forscher ihre Methode in Zusammenarbeit mit Analog Devices und der Foundry SkyWater Technology. Am Equipment der beiden IC-Hersteller änderten sie nichts und stellten sicher, dass die Nanotube-Lösung den Vorschriften der Fabs entsprechen, um beispielsweise Kontaminationen auszuschlißen.

»Wir freuen uns jetzt, die Infrastruktur aufbauen zu können, die erforderlich ist, um die CNFETs in kommerzielle Prozesse bringen zu können. Das hilft auch, die neusten Prozesstechniken für die Komponenten in die USA zu bringen, die erforderlich sind, um die fortschrittlichsten Geräte zu bauen«, sagt Thomas Sondermann, President von SkyWater.

Im den nächsten Schritten sollen nun verschiedene IC-Typen auf Basis von CNFETs in industriellen Umgebungen gefertigt und die neuen 3D-Chips untersucht werden, deren Aufbau nun möglich geworden ist. »Damit bringen wir die Carbon Nanotubes aus dem akademischen Umfeld in die Praxis, die Leute lernen, damit umzugehen, ein entscheidender Schritt«, so Thomas Sondermann.

Deshalb sind CFNETs so vielversprechend

Weil die CNFETs deutlich energieeffizienter sind als die Siliziumtransistoren, könnten sie ein Problem lösen, das mit immer geringeren Strukturgrößen immer dringlicher wird: die Leistungsaufnahme der Siliziumtransistoren sinkt mit fallenden Strukturgrößen nicht mehr in dem aus der Vergangenheit bekannten Maße, weshalb nicht wenige Experten das Ende von Moore´s Law nun wirklich kommen sehen.

Die CNFETs haben noch einen weiteren Vorteil: Anders als Siliziumtransistoren, die bei Temperaturen von 450 bis 500 °C gefertigt werden, reichen den CNFETs bereits Zimmertemperaturen für ihre Formierung. »Deshalb lassen sich sehr einfach Schichten von Schalkreisen übereinander formieren, so dass dreidimensionale Chips entstehen«, erklärt Max Shulaker. »Mit Schaltkreisen aus Siliziumtransistoren ginge das nicht, weil die jeweils unteren Schichten bei der Produktion der oberen Schicht unweigerlich schmelzen würden.« Solche 3D-ICs, auf denen sich Logik- und Speicherfunktionen kombinieren ließen, würden die Leistungsfähigkeit von 2D-Chips um mehrere Größenordnungen schlagen.

Bisher werden CNFETs hergestellt, indem ein Wafer in eine Lösung getaucht wird, in der sich die Carbon Nanotubes befinden. Sie bleiben an der Oberfläche des Wafers haften. Über diesen Prozess bestimmt sich die Anzahl der Nanotubes auf dem Wafer, ihre Orientierung und damit die Leistungsfähigkeit der darauf basierenden CNFETs. Es kommt darauf an, die Ausrichtung der Nanotubes möglichst genau hinzubekommen, besonders wenn es um Milliarden von Nanotubes mit einem Durchmesser von 1 nm geht, deren Orientierung über den 200-mm-Wafer genau ausgerichtet werden muss. Es wäre gleichbedeutend damit, den Staat New Hampshire mit perfekt ausgerichteten – sozusagen ungekochten – Spaghetti zu bedecken. Über die Eintauchmethode aber sehen die Nanotubes eher wie gekochte Spaghetti aus, es bilden sich nur wenige mit einer Orientierung, die geordnet genug wäre, um daraus CNFETs zu bilden, deren Leistungsfähigkeit über der von Siliziumtransistoren liegt. Zur Überraschung der Forscher aber reicht diese Methode durchaus aus, um CNFETs mit der geforderten Leistungsfähigkeit zu bilden.

Den Forschern ist es darüber hinaus gelungen, den Prozess auf die Erfordernisse in realen Fertigungen anzupassen. So haben sie herausgefunden, dass sich der Prozess stark beschleunigen lässt, indem die Wafer nach dem Benetzen kurz getrocknet und dann wieder eingetaucht werden: von 148 Stunden auf 150 Sekunden.

Eine weitere Abwandlung der Methode besteht darin, kleinere Mengen der Nanotube-Lösung auf den Wafer zu bringen, anstatt ihn ganz einzutauchen (Artificial Concentration through Evaporation). Dadurch erhöhte sich die Konzentration der Nanotubes und ihre Dichte über den Wafer.