Komplexe Fehlerkorrekturen für das Host-System entfallen Einfacher Umstieg auf neue Flash-Speicher

 BENAND-Flash-Speicher stehen mit Speicherkapazitäten von 1GBit bis 8 GBit in 63- und 67-Ball BGA-Gehäusen zur Verfügung
BENAND-Flash-Speicher stehen mit Speicherkapazitäten von 1 GBit bis 8 GBit in 63- und 67-Ball BGA-Gehäusen zur Verfügung

Der neue BENAND-Flash-Speicher mit integrierter Fehlerkorrektur (ECC) von Toshiba kann ältere Raw-SLC-NAND-Chips direkt ersetzen – ohne das Host-System mit der komplexeren 4- oder 8-Bit-ECC zu belasten.

Damit vereinfachen die BENAND-Flash-Typen (BENAND steht für Built-in-ECC-NAND) von Toshiba den Übergang von bestehenden zu neuen Designs, wobei sie eine hohe Geschwindigkeit, Flexibilität und Kosteneffizienz bieten. Zusätzlicher Software-Overhead auf dem Host-System ist nicht erforderlich.

Die Strukturgrößen der Single-Level-Cell-NAND-Flash-Speicher (SLC-NAND) schrumpfen weiter – von 43- auf den 24 nm –, denn je kleiner die Zellen, um mehr Systemfunktionen und Speicherplatz stehen auf den Chips zur Verfügung. Und das zu einem wettbewerbsfähigen Preis. Ein SLC-NAND speichert 1 Bit pro Zelle, übersteht ca. 60.000 Schreib-/Löschzyklen und ist der derzeit am meisten genutzte Flash-Speicher für den Einsatz in der Consumer-Elektronik und im Mobilfunk, in Autos und Industrie sowie in neuen Anwendungen rund ums Internet der Dinge.

Fehlerkorrektur als Herausforderung

Allerdings werden bei kleineren Strukturgrößen die Standard-SLC-NAND-Zellen anfälliger für belastungsbedingte Schäden. Im Laufe der Zeit summiert sich die Zahl betroffener Zellen, was zu einem höheren Fehleranteil in den wiedergewonnen Daten führt. Die einzige Gegenmaßnahme besteht darin, eine Fehlerkorrektur aller vom Baustein gelesenen Daten durchzuführen. Dies erfolgt über einen ECC-Algorithmus (Error Correction Code).

SLC-NAND-Flash-Speicher, die in 43-nm-Prozessen gefertigt werden, benötigen eine 1-Bit-ECC für Speicherdichten bis 4 GBit. Ein 1-Bit-ECC-Algorithmus korrigiert ein Fehlerbit pro 512 Byte. Bei kleineren Prozesstechnologien ist eine zunehmend komplexe Fehlerkorrektur erforderlich: eine 4-Bit-ECC für 512 Byte bei Sub-40-nm-SLC-NAND und eine 8-Bit-ECC für Speicher, die in 24 nm gefertigt werden.
 

Beim Einsatz von Raw-SLC-NAND ist es gängige Praxis, die ECC im Host-Prozessor auszuführen. Ein 1-Bit-ECC-Algorithmus hat minimalen Einfluss auf das Gesamtverarbeitungsbudget der meisten Anwendungen. Ein 4- oder 8-Bit-Algorithmus erfordert allerdings mehr Prozessorzyklen und sogar einen leistungsfähigeren Mikrocontroller, was höhere Kosten und mehr Stromverbrauch verursacht. Bei einem bestehenden Design können die höhere Prozessorbeanspruchung oder die erforderlichen Softwareänderungen sehr kostspielig sein, was OEMs daran hindert, auf Flash-Speicher der neuesten Generation aufzurüsten.

Weil die BENAND-Speicher über eine integrierte ECC-Funktion verfügen, entlasten sie den Host-Prozessor entlastet und weil sie die NAND-Schnittstelle nutzen, ist die Kompatibilität zu den Raw-SLC-NAND-Flash-Speichern gewährleistet. Das Host-System handhabt Aspekte wie das Bad-Block-Management, Wear Levelling, Adressenabbildung und Speicherbereinigung auf die gleiche Weise wie beim Einsatz von Raw-SLC-NAND-Speichern.

Die Gesamtleistungsfähigkeit von BENAND-Speichern ist vergleichbar und in einigen Fällen sogar besser als die von bei Raw-SLC-NANDs. Die längeren Lese- und Programmierzeiten der BENAND-Speicher werden dadurch ausgeglichen, dass die hostseitigen ECC-Verarbeitung wegfällt.

Design mit BENAND

BENAND-Flash-Speicher stehen mit einer Speicherdichte von 1 GBit bis 8 GBit in Standard TSOP-I-48-P- und 63-Ball BGA-Gehäusen zur Verfügung, die anschlusskompatibel zu den gängigen SLC-Gehäusen sind. Eine kleine 67-Ball BGA-Version (6,5 mm x 8,0 mm) ist ebenfalls erhältlich.

Die direkte Anschluss- und Gehäusekompatibilität zwischen Raw-SLC-NAND und BENAND ermöglicht beim Aufrüsten auf die neueste Flash-Generation einen einfachen und direkten Ersatz. Eine hostseitige ECC ist dann nicht mehr erforderlich und sollte deaktiviert werden, um optimale Leistungsfähigkeit zu erzielen. Sollte die Deaktivierung nicht möglich sein, liefert BENAND in jedem Fall ECC-korrigierte Daten an den Host.

Weil die BENAND-Speicher die gesamte ECC-Funktion übernehmen und gültige Daten durch die Korrektor von Fehlern in fehlerhaften Speicherzellen bereitstellen, ist dem System der physikalische Zustand der NAND-Zellen nicht bekannt. Bei Bedarf kann das System den ECC-Fehlerstatus durch einen Status-Lesebefehl überprüfen. Damit liegt die Anzahl der Fehlerbits pro Datensektor nach einer Leseoperation vor. Das System kann dann feststellen, ob die Daten korrigierbar, korrigierbar aber zum Aktualisieren empfohlen oder nicht korrigierbar waren.