Für KI und High Performance Computing Die ersten 24-GB-DRAM-Chips

Vergleich zwischen der heute weit verbreiteten Wire-Bonding-Technik (links) und der TSV-Technik für den Aufbau von Gehäusen, in denen DRAM-Dies übereinander gestapelt werden.
Vergleich zwischen der heute weit verbreiteten Wire-Bonding-Technik (links) und der TSV-Technik für den Aufbau von Gehäusen, in denen DRAM-Dies übereinander gestapelt werden.

Advanced Packaging macht es möglich: Zwölf übereinander gestapelte DRAM-Dies integriert Samsung in einem einzigen Gehäuse. 60.000 3D-TSVs verbinden sie.

Ein solcher 24-GB-DRAM-Chip ist nicht höher als die 720 µm, die bisher für Packages mit acht DRAM-Dies erforderlich waren. Mehr als 60.000 »Through Silicon Vias« (TSVs), jedes einzelne zwanzig Mal kleiner als der Durchmesser eines menschlichen Haares, verbinden die zwölf DRAM-Dies direkt vertikal. Es sind also keine Drahtverbindungen nach außen erforderlich wie beim Wire-Bonding.

Damit kann Samsung jetzt High-Bandwidth-Memory-Chips mit einer bisher unerreichten Speicherkapazität von 24-GB herstellen (16 Gb x 12 Dies). Das liegt um den Faktor 3 höher als die Kapazität, die Samsung mit den Packages erreicht, in denen acht DRAM-Dies (8 Gb x 8 Dies) heterogen integriert sind.  

Die große Herausforderung besteht darin, einen für hohe Stückzahlen tauglichen Prozess zu entwickeln, mit dessen Hilfe sich zwischen den zwölf Dies über 60.000 TSVs herstellen lassen – zu wirtschaftlich vertretbaren Kosten. Dass dies gelungen ist, bedeutet nach den Worten von Hong-JooBaek, Executive Vice President Test & System Package von Samsung, den großen Durchbruch.

Denn jetzt kann Samsung die zwölf Dies in einem Gehäuse unterbringen, das nicht höher ist als das derzeit verwendete Gehäuse für die High-Bandwidth-Memory-2-Typen mit acht DRAM-Dies. Deshalb müssen die Anwender ihr Design nicht ändern, um sofort die neuen, sehr viel leistungsfähigeren 3D-TSV-Speicher-Chips in ihren Systemen einsetzen zu können.

Schneller und weniger Leistungsaufnahme

Die 3D-TSV-Packaging-Technik bietet nämlich nicht nur eine hohe Speicherkapazität auf kleinen Raum, auch die Datenübertragungszeit verkürzt sich gegenüber dem heute gebräuchlichen Wire-Bonding deutlich. Deshalb sind die DRAMs schneller und nehmen weniger Leistung auf.

»Den Advanced-Packaging-Techniken wie 3D-TSV kommt künftig eine entscheidende Bedeutung zu, um hochleistungsfähige Chips zu realisieren, die im KI-Umfeld und im High-Power-Computing so dringend benötigt werden«, sagt Hong-JooBaek, Executive Vice President Test & System Package von Samsung. »Weil Moore´s Law an seine Grenzen stößt, kommt wird die 3D-TSV-Technik noch sehr viel wichtiger und wir wollen an vorderster Front der neuen Entwicklung stehen.«

Vergleich zwischen der heute weit verbreiteten Wire-Bonding-Technik (links) und der TSV-Technik für den Aufbau von Gehäusen, in denen DRAM-Dies übereinander gestapelt werden.