Hybrid Memory Cube Die 3D-Speicher-Stacks kommen

Prinzipieller Aufbau eines Hybrid Memory Cubes: Die unterste Ebene bildet der Logik-Chip, darüber sind die DRAM-Dies angeordnet.
Prinzipieller Aufbau eines Hybrid Memory Cubes: Die unterste Ebene bildet der Logik-Chip darüber sind die DRAM-Dies angeordnet

Den Sprung in ein neues Speicherzeitalter - nichts geringeres hat sich das Hybrid-Memory-Cube-Consortium (HMCC) vorgenommen. Mit einem ersten Entwurf für die Definition der Interface-Spezifikationen wollen Micron und Samsung diesem Ziel nun einen Schritt näher kommen.

Die Grundidee des Hybrid Memory Cube (HMC) besteht darin, DRAM-Dies übereinander zu stapeln und über Through Silicon Vias zu verbinden. Die unterste Ebene dieses Stacks bildet ein dedizierter Logik-Chip. Bis Ende des Jahres sollen die endgültigen Interface-Spezifikationen abgeschlossen sein.

Ein solcher HMC erreicht gegenüber DDR3-Modulen die 15fache Bandbreite und nimmt um 70 Prozent weniger Energie pro Bit auf. Das spart nicht nur Energie sondern verringert die Cost of Ownership erheblich. Außerdem nehmen die 3D-Speicher um 90 Prozent weniger Platz ein als heutige RDIMMs.

Logik und DRAMs zu trennen bietet mehrere Vorteile. Erstens erlaubt es die Logikeinheit, den 3D-Speicher flexibel zu konfigurieren, so dass er sich auf unterschiedliche Einsatzgebiete hin zuschneiden lässt. Zweitens können durch die Trennung von Logik und Speicherbereich beide Chips mit Hilfe der für sie jeweils geeignetsten Prozesstechniken gefertigt werden. Denn die Prozesse für die Fertigung von Logik- und Speicher-ICs unterscheiden sich stark. Müssen also beide Funktionen wie bisher auf dem DRAM integriert waren, dann sind Kompromisse bezüglich der Leistungsfähigkeit des ICs unumgänglich. Die Trennung der Funktionen trägt also wesentlich dazu bei, dass die 3D-Speicher eine sehr viel höhere Leistungsfähigkeit als bisherige DRAMs erreichen. Auf dem Logik-Chip sind unter anderem das Host-Interface, die Address/Control-Funktionen, die Refresh-Steuerung und Array-Repair-Funktionen untergebracht. Der Logikchip übernimmt auch die Aufgabe, die DRAMs so zu steuern, dass die Speicherbereiche optimal genutzt waren, was nicht nur die Bandbreite und Zuverlässigkeit erhöht, sondern auch dazu beiträgt, dass wenig Verlustwärme entsteht.

Jeder DRAM-Die erreicht eine Speicherkapazität von 4 GBit. Er ist in 16 Teilbereiche zu jeweils zwei Bänken gegliedert. Vier dieser Dies plus dem Logik-Die sind übereinander gestapelt und über die Through-Silicon-Vias mit einander verbunden. Der Logikchip kann also auf insgesamt 128 Bänke zugreifen. Aufgrund dieser hohen Ressourcen entstehen keine Konflikte beim Lesen und Schreiben. Dadurch reduziert sich die Latency, erhöht sich also die Bandbreite und verringert sich die Leistungsaufnahme. Insgesamt stehen 16 interne Memory-Channels mit seriellem Interface für die Datenübertragung zur Verfügung. Derzeit arbeitet Micron daran, einen 32-GBit-HMC zu entwickeln, in dem acht DRAM-Dies übereinander gestapelt sind.

Gegenüber einem traditionellem DRAM arbeitet der HMC mit einem einfacheren Protokoll: Der Host liest und schreibt Befehle an Stelle von RAS und CAS. Das HMC-Interface kann mit verschiedenen PHYs arbeiten. Diese Flexibilität erlaubt es, sowohl die Leistungsaufnahme als auch die erforderliche Siliziumfläche zu optimieren.

Erste Anwendungen für den Hybrid Memory Cube sieht Mike Black, Technology Strategist, Hybrid Memory Cube Technology von Micron, in Hochgeschwindigkeitsdatennetzen. »Die Entwickler stehen vor dem Problem, dass in 100-BGit/s-Systemen die traditionellen Speicher den Flaschenhals bilden. Mit HMC können wir dieses Problem lösen«, erklärte Mike Black in einem Interview mit Markt & Technik. Grundsätzlich werde der HMC überall dort Einsatz finden, wo hohe Leistungsfähigkeit und eine hohe Energieeffizienz benötigt werden. Erste komerhzielle HMCs will Micron nach den Worten von Mike Black im zweiten Halbjahr 2013 auf den Markt bringen. Zu Preisen will er sich noch nicht äußern, weil HMC aber Bandbreitenund Energieeffizienzen biete, die andere Speicher nicht zur Verfügung stellen können, wären die Hybrid Memory Cubes eine wettbewerbsfähige und kostengünstige Alternative.

Deshalb arbeiten Micron und Samsung, die Gründer des HMC-Cosortium, eng mit Firmen wie Altera, ARM, IBM, Microsoft, Open Silicon, SK Hynix und Xilinx zusammen. Denn gerade in Systemem mit den neusten Prozessoren, Controllern, ASICs und FPGAs bilden die herkömmlichen Speichersysteme den Flaschenhals. »Mit dem ersten Entwurf zum Interface können wir jetzt unsere neusten, auf Basis eines 28-nm-Prozesses gefertigten FPGAs und die Hybrid Memory Cubes in High-Performance-Systemen kombinieren«, sagt Rob Sturgill, Architekt von Altera. Genauso sieht es Hugh Durdan, Vice President Portfolio & Solutions Marekting von Xilinx: »Der HMC eröffnet uns den Weg, um mit den sich geradezu explosionsartig erhöhenden Bandbreiten bei konstant bleibender Leistungsaufnahme andererseits zurecht zu kommen.«