Toshiba Memory  3D-NANDs mit 96 Layern und 4 Bits pro Zelle

Axel Stoermann zeigt eine einzelne Charge-Trap-Speicherzelle...
Axel Stoermann zeigt eine einzelne Charge-Trap-Speicherzelle...

Ganz neu auf der electronica hat Toshiba Memory die im BiCS-4-Prozess gefertigten 3D-NAND-Flash-Speicher-ICs mit 96 Layern präsentiert. Sie stehen in TLC-Technik (3 bit pro Zelle werden gespeichert) und demnächst auch in QLC-Technik (4 bit pro Zelle) zur Verfügung.

 
Im Bild 1 hält Axel Stoermann, Vice President von Toshiba Memory Europe, das Modell einer einzelnen Zelle in der Hand, im zweiten  das „Hochhaus“ von 96 übereinander gestapelten Zellen.

Mit 16 übereinander gestapelten Dies mit bis zu je 1,33 Tbit erreicht ein einziger Chip auf Basis der QLC-Technik eine Speicherkapazität von 2,66 TB. »Jetzt sind wir an vorderster Front der Technik mit dabei«, freut sich Axel Stoermann.
 

Gleichzeitig geht die Entwicklung mit Joint-Venture-Partner Western Digital zügig voran: 2020 sollen die ersten NAND-Flash-ICs auf Basis der BiCS-5-Technik gefertigt werden, die auf über 100 Layer kommen werden.

Erst kürzlich hatte Toshiba Memory – seit Sommer dieses Jahres ein selbstständiges, auf NAND-Flash-Speicher fokussiertes Unternehmen – die Fab 6 sowie ein R&D-Zentrum in Yokkaichi offiziell in Betrieb genommen. Dort fertigt Toshiba Memory die 96-Layer-NANDs seit September in Stückzahlen. Eine weitere Fab in Katakami wird demnächst die Produktion von 3D-NAND-Speichern aufnehmen.


Toshiba Memory auf der electronica 2018: Halle B4, Stand W16