Computer-on-Module-Standard Update für SMARC

Die SGET hat die neue SMARC-2.1-Spezifikation verabschiedet. Die neue Revision bringt zahlreiche neue Features mit sich, wie SerDes-Support für erweiterte Edge Konnektivität sowie bis zu 4 MIPI-CSI Kameraschnittstellen.

»Die neue SMARC 2.1 Spezifikation ist ein wichtiger Schritt zur weiteren Etablierung der in Smartphones weit verbreiteten Kameratechnologie MIPI-CSI, die dank SMARC erstmals zum Standard einer Embedded Computing Spezifikation geworden ist. Wir brauchen diese äußerst kosteneffiziente Technologie, um sie in jedwede Embedded-Applikation integrieren zu können. Dies nicht nur mit einer oder zwei, sondern bis zu vier Schnittstellen für umfassende Situational Awareness und höchste Device-Effizienz«, erklärt Christian Eder, Director Marketing von congatec und SGET Editor der SMARC-2.1-Spezifikation. Die neuen Funktionen seien rückwärtskompatibel zur Rev. 2.0 – damit können 2.1-Module auch auf 2.0-Carriern betrieben werden. Alle Erweiterungen zur Rev.2.0 sind zudem optional.

Laut aktuellen Studien von Industry Research.co steigt die Nachfrage nach Bildverarbeitungskameras deutlich zweistellig. Dabei vor allem in den verschiedenen nichtindustriellen Bereichen, wie in der Überwachung, in der Forensik, in der Roboterchirurgie, in intelligenten Verkehrssystemen, im Grenzschutz und in der Gesundheitsüberwachung. Zudem liefert Kameratechnologie weiterhin auch Qualitätsprüfungsbilder, die dazu beitragen, Prozessfehler wie unsachgemäße Befüllungen, fehlerhafte Produkte in der Produktionslinie und Verpackungsfehler zu reduzieren. Einen großen Markt im industriellen Sektor stellen aber auch autonome Logistikfahrzeuge dar.

Zunehmend wichtig wird auch ein umfassender Ethernet-Support für mehr Konnektivität am Edge, weshalb nun zwei der vier unterstützten PCIe Lanes alternativ über SerDes-Signale zwei zusätzliche Ethernet Ports ermöglichen. Diese können übrigens auch für Vision genutzt werden, indem man GigE-Vision Kameras anschließt. Unterstützt werden zudem PCIe Clock Request Signale, über die sich nicht verwendete PCIe Lanes abschalten lassen, um Strom zu sparen, sowie nun 14 statt bisher 12 GPIOs (General Purpose Input/Output). Auf vielfachen Wunsch hin wurde abschließend auch das Spezifikationsdokument komplett neu strukturiert, um die Lesbarkeit zu optimieren.