Neue SGET-Spezifikation SMARC geht in die zweite Runde

Das SMARC-Modul »LEC-BW« 
von Adlink ist mit Intels Pentium/Celeron-
N3000-SoC bestückt.
Das SMARC-Modul »LEC-BW« von Adlink ist mit Intels Pentium/Celeron-N3000-SoC bestückt.

Die Standardization Group for Embedded Technologies e.V. (SGET) steht kurz vor dem Abschluss und der Veröffentlichung der neuen SMARC-2.0-Spezifikation. Was sind die wesentlichen Neuerungen für diesen scheckkartengroßen Computer-on-Module Standard und was die Auswirkungen auf bestehende und neue Designs?

Die Computer-on-Module Spezifikation SMARC (Smart Mobility ARChitecture) ist seit der Ankündigung der Gründung des neuen Standardisierungsgremiums SGET auf der embedded world 2012 und der Veröffentlichung des ersten SMARC-Standards 1.0 im Dezember 2012 sehr erfolgreich angenommen worden. »Heute gibt es keinen führenden Hersteller von Modulen mehr, der SMARC-Produkte nicht im Portfolio hat«, betont Dr. Harald Schmidts, Global Product Manager SMARC von Adlink Technology. »Mit der SMARC-Spezifikation 2.0 ist der SGET eine ausgewogene Balance zwischen Rückwärtskompatibilität und  Investitionsschutz auf der einen Seite und der Unterstützung von neuen, zukunftweisenden Schnittstellen auf der anderen Seite gelungen.« Adlink werde diesen neuen Standard auch umgehend implementieren. Es gibt zudem eine stattliche Zahl von Systemintegratoren, die kundenspezifische Carrierboards und Systemdesigns anbieten, und nicht wenige OEMs haben bereits SMARC-Systeme in großen Serien im Einsatz.

Die Herausforderung bei der Entwicklung der SMARC-2.0-Spezifikation war es, neue Funktionen aktueller SoC-Plattformen zu integrieren und gleichzeitig weitestgehend zum 1.1-Pinout kompatibel zu bleiben. Es sollten also nur die Pins für neue Features umgewidmet werden, die kaum genutzt oder in naher Zukunft durch modernere Schnittstellen ersetzt werden. Auch sollte sichergestellt sein, dass Designs nicht zu Schaden kommen, sollte irrtümlicher Weise ein 2.0-Modul in ein 1.1-Carrierboard gesteckt werden. »Unter Beachtung der Änderungen des Pinouts können SMARC-2.0-Module in bestehende Carrierboards integriert werden, was die Langzeitverfügbarkeit bestehender Design über den Verfügbarkeitszyklus von SMARC-1.1-Modulen hinaus unterstützt«, erklärt Schmidts. »Die meisten essentiellen Schnittstellen von 1.1 wurden in 2.0 unverändert übernommen.«

Als Neuerungen sind zuerst die Display-Interfaces zu nennen. Die auf SoCs eingesetzten Display-Technologien haben sich in den letzten Jahren rasant weiterentwickelt. Als zusätzliches Display-Interface kommt DP++ (Dual-mode DisplayPort) mit Auflösungen von bis zu Ultra-HD/4K mit 3840 × 2160 Pixeln zum Einsatz. Durch den Support von DP++ wird alternativ DVI oder HDMI als Display leichter implementierbar, weil nur noch eine Anpassung der elektrischen Signalisierungsebene von TMDS auf LVDS vorgenommen werden muss. Aus Single-Channel-LVDS in SMARC 1.1 wurde in 2.0 zudem Dual-Channel-LVDS, sodass über dieses Interface nun entweder zwei einfach auflösende oder ein hochauflösendes Display angesteuert werden können. Je nach Prozessor stehen über dieses Interface dann bis zu 1920 x 1200 Pixel bei 60 Hz zur Verfügung. Entfallen ist hierfür das parallele LCD-Interface, da diese doch sehr simple Grafik kaum mehr in hochwertigen ARM- und x86-SoCs unterstützt wird. Da das HDMI/DP-Interface unverändert erhalten bleibt, können Entwickler entsprechend der Prozessorentwicklung nun bis zu drei hochauflösende digitale Displays über aktuelle serielle Display-Interfaces anbinden. Existierende Carrierboards mit Single-Channel-LVDS und HDMI können in SMARC 2.0 unverändert weiter zum Einsatz kommen.

Bis zu sechs
USB-Schnittstellen

Die Anzahl der generischen USB-Schnittstellen hat sich zudem deutlich erhöht. Gab es ursprünglich nur dreimal USB (ohne den AFB mitzuzählen), werden jetzt bis zu sechs USB-Schnittstellen in der Version 2.0 mit 480 MBit/s unterstützt. Zusätzlich werden zwei Ports in der Version 3.0 unterstützt, die 4000 MBit/s Übertragungskapazität bietet. Dies ist für schnelle Plug&Play-Speichermedien und High-Speed-Kameras sowie Speziallösungen wie Framegrabber oder DSP-Karten besonders interessant. Bei allen existierenden USB-Schnittstellen wurde die gleiche Pinbelegung beibehalten.
Der Support von jetzt zwei GbE-Schnittstellen kommt vielen industriellen Devices zugute, die diesen Bus für den Anschluss mehrerer Devices im Feld einfach durchschleifen und so den Verkabelungsaufwand durch Linien- oder Ringtopologien anstelle von Sterntopologien deutlich reduziert. Auch für IoT-Gateways und Prozessrechner, die vertikal integriert werden – mit einem Industrial Ethernet zum Feld hin und einem Ethernet in Richtung Managementebene – ist der native Support eines zweiten Ethernet-Interfaces sehr komfortabel.
Sollten diese oder weitere dedizierte Interfaces nicht ausreichen, stehen für plattformspezifische Erweiterungen nun nicht nur drei, sondern vier PCIe-Lanes zur Verfügung, was die Flexibilität für individuelle Funktionserweiterungen entsprechend erhöht. Dabei sind drei PCIe-Lanes rückwärtskompatibel zu SMARC 1.1. Einer der beiden SPI-Busse hat zudem ein Upgrade auf eSPI/SPI erfahren und anstelle dreifach I2S (mit HDA-Option auf I2S2) sowie SPDIF wird nun 1 x I2S (für ARM-Designs) und 1 x HDA (für x86-Designs) unterstützt. Der Support von HDA bietet Vorteile bei der Integration, da HDA-Codecs eine höhere Standardisierung bieten, als I2S. Weil I2S aber weiterhin unterstützt wird, geht die Flexibilität und höhere Energieeffizienz dieses Busses nicht verloren.
Nicht mehr bei der SMARC-2.0-Spezifikation unterstützt wird neben den parallelen LCDs auch das parallele Kamerainterface. »Da parallele Technologien auf dem Rückzug sind, ist dies kein großer Verlust«, erklärt Schmidts. Auch wurde eMMC/SD (8 Bit) von der Supportliste gestrichen. Verzichten müssen Entwickler zudem auch auf die kaum genutzten PCIe-Supportsignale. Unverändert bleiben 1 x SATA, 12 x GPIO, 2 x CAN, 1 x SDIO (4 Bit), 4 x UART, 1 x HDMI, 1 x SPI sowie 4x I2C.
»Eine wesentliche Verbesserung ergibt sich durch den Wegfall des Alternate Function Blocks. Da hier mehrere Profile möglich waren, führte dies in SMARC 1.1 zu verschiedenen Carrierboard-Design-Varianten, die nicht 1:1 austauschbar waren«, erläutert Schmidts. »In SMARC 2.0 wurde der AFB-Bereich, der nur von wenigen Anwendern benutzt wurde, durch ein dediziertes fixes Pinout ersetzt.«
Die neue 2.0-Spezifikation ist damit eine moderne Grundlage für hochintegrierte Computer-on-Module im Scheckkartenformat, wenn es um die Anzahl der Schnittstellen auf kleinstem Raum geht: Vergleicht man den Funktionsumfang beispielsweise mit ETX, der Mutter aller CoMs, so ist erkennbar, dass SMARC-Module heute eine wesentlich höhere Anzahl an modernen Schnittstellen unterstützen, obwohl sie deutlich kleiner sind. Der hohe Integrationsgrad neuester Prozessoren ist ein Grund dafür. Dazu beigetragen hat auch der Technologiewandel in Richtung serieller Busse, was parallele Technologien zunehmend zu obsoleten Legacy Interfaces macht.
Die ersten Module, die Adlink in der Version SMARC 2.0 anbieten will, sind mit der kommenden Generation von Intels Atom-Prozessoren bestückt, die derzeit unter dem Codenamen »Apollo Lake« in Entwicklung sind. Hierbei werden erstmals drei digitale Displays und zweifach GbE unterstützt. Die höhere Taktfrequenz sorgt zudem für eine schnellere Datenübertragung. »Aufgrund von unserer bewährten Extreme Rugged Technology können wir die neuen Module auch für den erweiterten Temperaturbereich von -40°C bis +85°C anbieten«, ergänzt Schmidts. »Zusammen mit unserer SEMA Cloud, die die Fernüberwachung und -verwaltung der Embedded-SMARC-Plattformen ermöglicht, wird das neue SMARC-2.0-Modul ein hervorragender Baustein zur Entwicklung von Geräten mit sicherer IoT-Anbindung zur Cloud.«